Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

思源發表新版Verdi及Siloti軟體

上網時間: 2008年03月25日     打印版  Bookmark and Share  字型大小:  

關鍵字:Verdi  Silo  驗證 

思源科技(Springsoft)近期發佈其偵錯平台Verdi Automated Debug及訊號能見度增強系統Siloti Visibility Enhancement (VE)最新版本(2008.01)。此升級版提供了System Verilog的驗證自動化功能,並同時提升其偵錯速度及實用性。

升級版包含兩種新功能:‘Verdi偵錯平台’與‘Siloti訊號能見度增強系統’。其中Verdi偵錯平台包含System Verilog電路行為規則之動態時序訊號紀錄,並新增Verilog function語法的偵錯功能,可顯示運算結果及各運算元的數值,支援電路溯源。該平台還可改善電路行為分析使用模式為可分次累進分析,以加快Verdi時間性電路行為視窗的自動溯源功能。

Siloti訊號能見度增強系統則可提供新的使用模式縮減必要性時序訊號數目,節省訊號紀錄時間,它能一次化分析出所有必要性時序訊號,並提供指令執行模式,方便客戶整合進設計流程。Siloti還支援指令集的執行,可自動化執行前置準備,同時提供時序時間區段自動偵測模式──時序訊號完整化演算只需針對使用者所需的時序時間區段做運算。





投票數:   加入我的最愛
我來評論 - 思源發表新版Verdi及Siloti軟體
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首