Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

Mentor:創新技術推升半導體業對DFT的需求

上網時間: 2008年06月03日     打印版  Bookmark and Share  字型大小:  

關鍵字:半導體  DFT  IC設計 

正當IC設計尺寸增加以及製程體積縮小造成新缺陷產生的同時,測試樣本尺寸也逐漸加大。因此對於高品質製程測試,測試樣本壓縮的重要性正日益提升,而新的技術也將必須滿足市場對於掃描測試壓縮的需求。

有鑒於此,明導國際(Mentor Graphics)特別在與《電子工程專輯》的專訪中,分享該公司對可測試性設計(DFT)市場的剖析以及所提供的解決方案。

請談一談目前DFT的發展情況。

過去,DTF市場的年成長率並不顯著,直到最近我們發現新的技術需要更優越的品質,若我們什麼都不做,測試品質就會下降。所以,必須開發新的測試方式,以補償新技術造成的缺陷,藉此提升產品的可信度。對於不同的應用市場,例如車用市場,其所需的品質程度非常高,他們將其稱之為零百萬零件缺陷率(Zero-DPM),也就是說,當你出貨一百萬顆晶片,客戶便期望這一百萬顆晶片完全沒有缺陷。

在過去,一百萬顆零件中,出現幾百個缺陷是可以被容許的,但以現在的市場來說,這是行不通的。同樣地,在過去的消費性市場中,幾百萬台電視裡也許有5百多台是無法運作的;但今天,若你買的手機無法通話,你將會非常不高興。現在的消費者需求更高的品質,因此也可以這麼說,品質需求驅動了測試需求。

隨著產品演進,DFT也必須成為能夠測試所有複雜結構的技術,包括低功率特性或新的產品原型。

如今我們看到許多台灣廠商採用DFT,而台灣也是我們DFT鎖定的快速成長市場之一。過去我們看到許多廠商並不在意產品的設計及測試,然而現在他們非常仔細地將設計及測試做到完善,一些可支付DFT產品的大型企業,也開始發展內建工具。去年,我們有2位客戶採用自行發展的工具,但他們無法持續開發,原因是他們並未擁有如同我們的技術團隊規模。而我們的團隊規模不斷地擴大。今年,我們DFT的R&D團隊還將增加20%的人力。

有哪些新技術使得掃描測試壓縮技術需求逐漸提升?

對於測試壓縮,通常我們會開發一些技術,以得知有哪些選擇,接著我們針對這些技術開發一些原型,並與客戶合作,進而決定哪些技術最為有效。

在此議題上,我們建立技術合作關係。舉例來說,我們選擇三家客戶並與其合作,即使我們使用了某公司的某項技術,該技術很可能無法製造出相同的產品,因此我們必須不斷與客戶溝通,從客戶端獲得反饋。

目前,測試壓縮技術已經用於製造,舉例而言,在製造的晶片出貨之前,製造商可以測試晶片,而所有的晶片都該被徹底地測試。另一方面,我們也正在為測試系統開發測試壓縮技術。

為了達成高效壓縮,我們也使用了過驅動技術,該技術能讓測試人員對更高頻率的晶片進行測試。測試器提供未循環的數據,內部測試壓縮會對不同數據進行幾次循環,進而呈現一個循環過的數據結果。該技術的優勢是能提供一個比內部掃描鍊(scan chain)更高的壓縮率。

現今的EDA工具足以應付DFT需求嗎?

當你仔細審視DFT需求,你會發現它與技術的關係非常密切。每當半導體技術變遷,DFT也必須要能跟進並滿足新的技術變化,所以這個目標隨時在改變。以無線技術而言,技術革新速度之快顯而易見,當下最流行的一款手機在6個月後也許就過時了,一年後更不用說,使用者對於新功能不斷地需求,促使製造商開發更新更炫的手機。

為了滿足需求,包括那些幾年後未知的需求,我們與許多客戶合作開發產品原型。然而,我們也曾在所開發的新原型發佈前就撤銷該項開發,因為我們知道儘管這是一個好的開發構想,但它卻無法在矽晶片上實現──你猜結果怎麼著──客戶們不會在乎我們曾為這個原型做了多少努力。客戶都希望在一百萬個元件被測試時,看到新原型是否有優異的表現。我們目前正與一些位於亞洲、美洲及歐洲地區的公司合作,在DFT方面,我們比其他EDA公司建立了更多合作關係。

在數位測試中,現有DFT工具已能夠妥善滿足各項需求,然而在類比混和訊號方面,測試的成熟度卻大不相同。其中一項原因是各公司對於類比混合訊號測試的方式均有所差異,所以只開發一樣工具是無法滿足這個廣大市場。而在DFT中,類比混和訊號測試也必須進行許多客製化作業。

有多家公司曾經試圖進入該項領域,但這些公司非但沒賺錢,技術方面也沒有進展。不過,就數位測試來說,目前各方面發展都非常完善,壓縮技術也與時俱進,我們也已為數位測試提供了完整工具。

Mentor所提供的完整DFT解決方案為何?

針對數位訊號測試,我們提供完整的DFT解決方案。我們擁有自動測試向量產生工具(ATPG)以及FastScan等相關測試壓縮技術,這是目前DFT市場的關鍵部分。除此之外,我們也提供記憶體BIST工具。今天,設計通常同時包含邏輯與嵌入式記憶體。過去,許多公司為記憶體自行開發自有BIST解決方案,但現在的設計中擁有極大量的嵌入式記憶體,自行開發將會非常困難,也因此,這些公司轉向尋求商業化工具。

我們也為邊界掃描(Boundary Scan)標準提供工具。邊界掃描可用在2個地方,其一是用於控制晶片內部結構,可藉此修復資料;另一方面是,當多個晶片放在同一電路板上時,正如其名稱,邊界掃描可提供電路板內部互連存取,這就是我們測試複雜電路板的方法。再加上掃描鏈插入工具,形成了一套完整的數位測試工具組。

此外,我們也開發了一些診斷工具,測試器捕捉到一些失敗的資訊,告知該失敗的晶片處於哪些循環週期,我們瞭解所開發的模式,因而得以推算該測試為何會失敗,也能推理出閘級、橋接,或者是時域等相關問題。

Janusz Rajski

Mentor Graphics DFT產品部首席科學家暨工程執行長

作者:郭亞善 / 電子工程專輯





投票數:   加入我的最愛
我來評論 - Mentor:創新技術推升半導體業對DFT的...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首