Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

改善先進SoC良率的晶片除錯方案問世

上網時間: 2008年06月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:Inovys  FaultInsyte  V93000 

惠瑞捷(Verigy)新推出Inovys半導體除錯解決方案(Silicon Debug Solution),據稱可加快系統單晶片(SoC)元件量產時間,該方案結合了Inovys的FaultInsyte軟體與惠瑞捷的V93000 SoC測試系統,能將複雜SoC上的電子故障(Electrical Failure)問題與實體的瑕疵點相互連結對應,以縮短偵測與診斷出故障問題所需的時間。

惠瑞捷表示,消費性電子產品的核心採用複雜SoC已愈來愈普遍,在產品生命週期不斷縮短的情況下,自然會面臨縮短產品上市時間的壓力。因此,能花在除錯與特性量測的時間就更加不足了。

在此同時,晶片設計採用90奈米或更小的製程時,對製造設備的變動極為敏感,容易形成新的瑕疵問題和故障模式。此外,在90奈米或以下製程節點,製程與設計之間相互牽動的關係也會帶來全新而複雜的故障與瑕疵問題。

惠瑞捷半導體測試解決方案事業部副總裁暨總經理Hans-Juergen Wagner表示,在最新的製程中,早幾個星期的時間上市對晶片設計公司而言,可能會差上數百萬美元之多。V93000的量測能力整合Inovys半導體晶片除錯解決方案後,可提供獨一無二的工具,使複雜的系統單晶片元件還在測試系統上測試的時候,就能協助製造商找出過去難以發現的問題所在,不必透過昂貴且耗時的系統和製程。

V93000 SoC測試系統配備大容量的故障資料擷取記憶體,量測的穩定性高,並採用per-pin的架構,可提供快速又準確的資料蒐集能力。Inovys FaultInsyte技術則可提供革命性的資料呈現與診斷工具,能以獨特的方式深入檢視半導體元件的「結構DNA」(Structural DNA)。

半導體晶片除錯解決方案可輕易地導入既有的V93000 Pin Scale系統中使用,由於V93000在全球安裝的數量相當龐大,因此對提高良率的助益極大。預計這套解決方案將於2008年11月上市。





投票數:   加入我的最愛
我來評論 - 改善先進SoC良率的晶片除錯方案問世
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首