Global Sources
電子工程專輯
 
電子工程專輯 > 嵌入式技術
 
 
嵌入式技術  

工研院PAC 計畫——由「超長指令數位訊號處理器」至「多核心計算平台」

上網時間: 2008年09月10日     打印版  Bookmark and Share  字型大小:  

關鍵字:數位訊號處理器  多核心計算平台  PAC 

工研院PAC (Parallel Architecture Core)計畫始於2003 年,其目的在開發一個低功耗、高效能之可程式多媒體應用平台。在第一階段(2004~2006),先開發了一顆可同時執行5 道指令的超長指令數位訊號處理器核心(5-way VLIW DSP),其特色包含已專利化之分散式暫存器架構(distributed ping-pong register)及可變長度的指令編碼技術(variable-length coding)。雙核心系統晶片則整合此顆數位訊號處理核心(PACDSP)和一顆微控制處理核心(ARM9),並且以TSMC 0.13μm 製程實現。

此系統晶片在處理多媒體應用時,可以表現絕佳的運算效能與能量效益(energy efficiency),例如可即時處理H.264 編解碼。這篇論文總結此計畫於第一階段所開發的技術項目,包含高效能/低功耗的PACDSP、可動態調整電壓/頻率(Dynamic Voltageand Frequency Scaling,DVFS)之雙核心系統晶片,以及具節能感知(energy-aware)的多媒體編解碼程式。第二階段的研究方向則包含多核心處理器架構、電子系統層級(Electronic System Level,ESL)設計方法,以及低功耗的多媒體軟體架構,都將在此論文一一呈現。

請下載PDF文件,以閱讀完整文章。

作者:謝天威、林泰吉、劉俊男、曾紹崟、紀坤明、朱元華 / 工研院系統晶片中心





投票數:   加入我的最愛
我來評論 - 工研院PAC 計畫——由「超長指令數位訊...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首