Global Sources
電子工程專輯
 
電子工程專輯 > 介面技術
 
 
介面技術  

安捷倫為嵌入式時脈設計提供完整抖動容限測試

上網時間: 2009年02月12日     打印版  Bookmark and Share  字型大小:  

關鍵字:J-BERT  4903B  N4903A 

安捷倫科技(Agilent Technologies)宣佈,全新的J-BERT N4903B高效能串列BERT,可為高達12.5Gb/s的高速數位介面提供完整的抖動容忍度測試。

設計與測試工程師可針對新一代高速串列匯流排裝置,例如PCI Express (PCIe) 2.0、USB 3、QuickPath互連(QPI)、Hypertransport 3和完全Fully-Buffered DIMM 2(FB-DIMM 2),進行最完整而準確的特性描述與相容性測試,以實現穩健可靠的設計。

例如QPI、Hypertransport和FB-DIMM 2等前向時脈架構一般採用運作速度為資料速率一半的前向時脈,這會使得設計小組在實際的應力環境下,對這些接收器進行特性描述時,面臨額外的測試挑戰。

安捷倫的J-BERT N4903B在對這些接收器進行抖動容忍度和邊限的特性描述時,可提供具有可變訊號週期失真的半速率時脈,以模擬非理想時脈的效應。它可以讓使用者利用可調整的相位關係,將抖動注入前向半速率時脈和資料訊號。如此可達到最準確的特性描述,進而提供更穩健可靠的設計。

採用較高速率的新一代高速嵌入式時脈的電腦和視訊匯流排(例如PCI Express 2.0、USB 3、DisplayPort和SATA 6G)在測試與驗證階段需依賴複雜的抖動注入和信令技術。Agilent N4903B提供經過校驗、內建的抖動注入和信令功能,因而可完全滿足上述需求。

Agilent J-BERT N4903B高效能串列BERT的優點還包括最完整且經過校驗的抖動源,可提供具有符合PCIe 2.0標準之頻譜分佈的可選擇隨機抖動、單音和雙音週期性抖動、擴頻時脈(SSC)和殘餘SSC、BUJ、內建ISI與正弦干擾。具可調式迴路頻寬的內建CDR,可提供準確的TJ量測。

此外,J-BERT N4903B還可藉由模擬電氣閒置狀態,及為輔助輸出(觸發輸出和輔助資料輸出)提供可變的輸出電壓位準,使待測裝置的控制變得更為容易。60個區塊碼型序列編排器,可加速執行較長測試序列的速度。Agilent N4903A也可升級到Agilent N4903B,充份保障設備投資。





投票數:   加入我的最愛
我來評論 - 安捷倫為嵌入式時脈設計提供完整抖動容...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首