Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

RLDRAM II記憶體與Virtex-5 FPGA的連接

上網時間: 2009年02月20日     打印版  Bookmark and Share  字型大小:  

關鍵字:CIO  DRAM  FPGA 

本應用指南描述了如何使用Virtex-5元件介面連接通用I/O (CIO)的DDR高速低延遲DRAM (RLDRAM II) 元件。文中提到的參考設計主要針對時脈速率達333MHz、每接腳資料傳輸率達667Mb的CIO DDR RLDRAM II元件。

請下載PDF文件,閱讀完整文章。





投票數:   加入我的最愛
我來評論 - RLDRAM II記憶體與Virtex-5 FPGA的連接
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首