記憶體/儲存
RLDRAM II記憶體與Virtex-5 FPGA的連接
本應用指南描述了如何使用Virtex-5元件介面連接通用I/O (CIO)的DDR高速低延遲DRAM (RLDRAM II) 元件。文中提到的參考設計主要針對時脈速率達333MHz、每接腳資料傳輸率達667Mb的CIO DDR RLDRAM II元件。
請下載PDF文件,閱讀完整文章。
社區今日頭條 |
---|
我來評論 - RLDRAM II記憶體與Virtex-5 FPGA的連接
遊客(您目前以遊客身份發表,請 登陸 | 註冊)
科技前瞻
EE人生人氣排行