M-LVDS實現多點介面匯流排技術

在目前的背板上，承載淨負載數據的高速訊號一般採用點對點(一個驅動器和一個接收器)介面，這些介面連接著各種不同的核心晶片，如ASIC、FPGA和DSP等。正確端接的點對點介面可為高速訊號提供最佳性能，它們所使用的訊號電平可以是PECL、CML、VML和LVDS，速度並可高達4Gbps以上，見圖1。

LVDS的端接方法很簡單，只需在接收器端放置一只終端電阻。LVDS也能處理多點訊號傳輸，即一個傳輸器和多個接收器共享相同的差分傳輸線。M-LVDS是LVDS的一種擴展，可讓多個驅動器共享相同的半雙工匯流排。

LVDS(TIA/EIA-644A)是一種針對點對點和多點應用的著名介面標準，它可被視為RS-422在速度上的升級。M-LVDS(TIA/EIA-899)將LVDS的各種優勢(高速、低功耗、低EMI、簡單端接和工業標準化)進一步擴展到匯流排應用中。它還可被視為RS-485在速度上的升級，可用於透過背板(FR-4材料)走線或纜線進行傳輸的一般電信應用。M-LVDS可提供極佳的訊號完整性、熱交換及內建故障防護支援。

LVDS的驅動器輸出電流為3.5mA，M-LVDS的驅動器輸出電流約為11.3mA，比它更高3倍，並可將輸入電壓閘限從100mV減少到50mV，因而提供了更穩定的訊號完整性。對於趨於標準化的多點應用而言，在匯流排兩端放置100Ω的端接電阻能夠形成有效的50歐姆阻抗，使訊號的電壓擺幅可達565mV；相形之下，典型的LVDS擺幅只有350mV。

而對點對點的纜線應用來說，目前的IC輸出級電路仍可在單一100歐姆終端上提供足夠的電流，使其產生900∼1000mV的電壓擺幅，這一擺幅已超過了800mV的LVPECL電平。

M-LVDS晶片可用於速度高達125MHz的時脈和同步訊號分配，也能用於速度高達250Mbps的數據和控制訊號。如需閱讀全文請登錄www.eettaiwan.com。

作者：David Mulcahy

介面產品行銷經理

TI公司