Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

真相猜猜猜 台積電40奈米製程良率問題何在?

上網時間: 2009年07月16日     打印版  Bookmark and Share  字型大小:  

關鍵字:台積電  40奈米製程  良率 

近來有不少消息是關於台積電(TSMC)在提升40奈米(nm)製程良率上所遇到的困難,筆者將在這篇文章中檢視這些訊息中的種種揣測,並試圖整理出讓該晶圓代工大廠無法取得滿意良率的可能原因。

市場傳言,台積電採用40奈米先進製程生產繪圖處理器(GPU)時,出現超低的良率;這個傳言的源頭是FBR Capital Markets分析師Mehdi Hosseini寫的一篇報告,而EE Times美國版編輯Mark LaPedus引述Hosseini的說法:「我們認為良率低到了20%~30%。」(參考該報導原文)

據說,兩大繪圖晶片供應商與其他台積電大客戶對這樣的情況非常不滿意,而台積電低調坦承,要提升40奈米製程良率頗「具挑戰性」。Hosseini的報告還推測,張忠謀回鍋掌管台積電日常業務就是40奈米製程的低良率造成的,雖然其實並沒有人懷疑蔡力行處理此類危機的能力;因此看來此舉最可能目的,就是試圖避免市場恐慌。

我有一個同事對此事件評論說,這是採用新製程設計ASIC時很自然的現象;但就像是北電(Nortel)今天的情況,如果一家公司放棄四分之三的產品還能做什麼生意呢?當然,我只是開個玩笑…其實北電的管理層不用遇到技術問題就能把公司搞垮。

而我的疑問則是:「一家無晶圓廠設計業者在新製程節點成熟之前就貿然採用,是為了什麼?」有另外一個值得信賴的同事告訴我,是Nvidia的客戶逼該公司做這樣的決定,主要是認為製程微縮有助於降低Nvidia的GPU生產成本──也許不是今天、但接下來肯定如此。

這些客戶完全不去想,如果Nvidia等到台積電製程良率更穩定時再進入,可以節省多少成本。而這也與不久前台灣某媒體指Nvidia轉移至40奈米的報導不謀而合。Nvidia目前僅將供應給OEM客戶的元件轉到40奈米製程,自有品牌產品時間會較晚。

到目前為止,還沒有人指出台積電在良率提升上所面臨的「挑戰」何來;經過我們的討論和來自社群網站LinkedIn的調查,歸納出以下四個最主要的可能因素:

•e-SiGe 源極(source)/汲極(drain)的採用;

•low-k導線(interconnect)堆疊的機械穩定性;

•粒子控制(Particle control)

•孔柵(Via fences)

粒子控制一直都是一個問題,所以是肯定的;不過我認識的人並沒有誰清楚台積電內部資訊,所以也不知其所以然;類似的,也沒有人確切知道該公司是不是首次採用e-SiGe。

Semiconductor Insights資深製程分析師Xu Chang,對Altera的Stratix IV和Nvidia GPU兩款採用台積電40奈米晶片進行了深入分析,這兩款產品因為應用的不同有細微的差別;Altera FPGA採用較寬鬆的設計規格,閘長度較大、閘氧化物較厚。

Altera晶片體積約是GPU的三倍(400平方mm),這提升了產生殺手級粒子缺陷的風險;較小的GPU性能較高,結果是必須承擔可能的低良率。因為Altera對Stratix FPGA的良率很滿意,所以可假設這款產品比Nvidia的好很多;不過除了FPGA晶片尺寸較大,良率也可能與Altera晶片採用的全局導線形式有關。

以上兩款元件都採用了台積電40奈米的超low-k (ELK)介質,然而Altera產品的導線堆疊全局佈線,採用了無摻雜氧化物的厚銅金屬,機械強度得到了支撐。Altera元件有6個較上層層採用無摻雜氧化物的導線,而Nvidia只有兩層。low-k電介質相對比較弱,該問題在ELK上面會更糟。在較上層額外添加較強韌的無摻雜氧化物,有助於彌補FPGA下層的脆弱。

Altera在製程開發上顯然與台積電合作密切,這意味著在更先進製程技術推出時,需要所有的開發團隊──從設計、到晶圓廠、到封裝、再到測試──進行更緊密的合作。

當然,由於大部份FPGA的功能區塊都是重覆的架構,讓Altera和台積電工程師能合作最佳化相關的小電路模組。雖然複雜程度升高,但可配置的邏輯區塊類似於建構大規模SRAM陣列。在FPGA產業,早在實際電路量產前的一年,就有採用新製程的標準示範平台。

在LinkedIn網站的Semiconductor Insights製程討論區,我們的老同事Kevin Gibb評論:「這是電晶體的問題,英特爾(Intel)在90和65奈米節點,就考量到電晶體的關閉狀態(off-state)高洩漏電流。因此我猜問題在於閘極洩漏電流、基板的汲極擴散,以及通道洩漏電流。」

我真的只是在這裡討論一些可能性,而不是說我有確定的答案;如果有人不同意或是有其他看法,歡迎討論或參與我們在LinkedIn網站上的投票。

FPGA產業的經濟學與GPU差不了多少,這兩種元件都以OEM客戶為大宗;而也許他們都因計價模式而能承擔更多晶片的損失,但Altera在這方面比Nvidia吃香。

接下來的問題,可能是GlobalFoundries能否因此撈到些好處?但AMD (即ATI)在台積電40奈米製程取得的良率結果與Nvidia差不多;著眼AMD與GlobalFoundries的緊密關係,與丟掉客戶的風險,也許台積電業務員會試著給AMD更多優惠。甚至或許Nvidia也會轉向GlobalFoundries?這是聰明人不會排斥的方案。

(參考原文:SemiSerious Blog: Getting to the bottom of TSMC's 40-nm issues,本文作者Don Scansen為SemiSerious部落格作家,也是Semiconductor Insights的技術分析師;他是有執照的專業工程師,並為IEEE資深成員)





投票數:   加入我的最愛
我來評論 - 真相猜猜猜 台積電40奈米製程良率問題...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首