確保PoE介面免於差分模式瞬態電壓衝擊

典型的PoE系統利用供電設備(PSE)透過乙太網路雙絞線傳送直流電壓到遠端的受電設備(PD)。由於PoE系統經常受到瞬態電壓的威脅，在設計時必須考慮的重要問題之一，就是保護乙太網路實體層收發器(PHY)能夠承受電壓衝擊。

在PoE應用增加的同時，乙太網路PHY的幾何尺寸也迅速縮減。目前，乙太網路PHY大多使用90nm技術製造，但晶片供應商即將推出採用65nm製程技術以期製造出尺寸更小的產品。

然而，採用這些先進的幾何製程技術在CMOS上建置有效的晶片級ESD保護顯然並不切實際，因為晶片面積太小無法提供系統級所需的強韌性，同時，建置有效的晶片級保護成本也過高。為了滿足全球標準的相容性要求，並確保系統的可靠性，時下基於乙太網路的系統設計越來越必須使用更好的晶片外電路保護。

瞬態電壓衝擊

乙太網路介面易於受到各種瞬態過壓事件的影響，其中最常見的是靜電放電(ESD)、線纜放電和閃電突波。此外，透過PoE系統中的雙絞線來傳送DC電源的相關應用，也可能導入一些特殊差分模式連接引起的瞬態故障。

ESD是一種速度非常快的瞬態脈衝。根據IEC61000-4-2標準所定，ESD波形的上升時間為700皮秒到1奈秒，從脈衝峰值電流衰減到50%的脈衝持續時間為60奈秒。較大的峰值電流和瞬態過程中所包含的能量可能損壞矽晶片的次微米輸入結構。

在摩擦帶電效應或感應等一般環境的交互作用下，乙太網路線在帶電後會產生線纜放電(CDE)，或稱為線纜靜電放電(CESD)的現象。把帶電的線纜插入系統介面中可能發生危險。事實顯示，線纜透過乙太網路磁通道向乙太網路埠放電會形成幾種不同差分模式的突波。與ESD的情形類似，線纜放電突波的上升時間很短(不到1奈秒)；然而，與ESD不同的是，其後續發生的波形顯示出快速的極性變化且持續時間較長的振盪。因此，對於乙太網路設計者來說，線纜放電波形的能量可能導致比人體靜電放電更為嚴重的問題。

在網路連接中，閃電突波是一種常見的威脅。閃電衝擊可能在乙太網路線上產生出可傳送到乙太網路PHY的高壓脈衝。與奈秒級的ESD情況不同的是，閃電突波的持續時間為毫秒級脈衝能量。EMC業界以上升時間(毫秒級)、峰值脈衝電流與下降時間等組合波形來形容這種脈衝。閃電衝擊的能量比ESD級的衝擊更大幾個數量級。

PoE應用中的差分模式瞬態響應

正如前面提到的，PoE介面的保護可能特別具有挑戰性，這是因為除了由ESD和突波引起的瞬態電流以外，在連接直流電源時也常發生一些導致乙太網路傳輸線上的差分突波現象。這當然會對PHY造成一些嚴重的故障或難題，劇烈的衝擊可能損壞了IC。

大多數的PoE電路設計者採取某種形式的共模保護措施來保護PoE電路，常用的方式包括使用與接地相連的共模電容器、或跨接在電源兩端的TVS瞬態電壓抑制器，以及一個速度非常快的蕭特基二極體把電流引向接地。然而，許多設計者往往會忽略掉這種差分模式保護。乙太網路差分對利用變壓器或共模遏流，以使PHY與外部環境隔離開來。變壓器可對外部電壓提供高層級的共模隔離，但無法為金屬或差分(線到線)的突波提供保護。

如圖1所示，PoE系統的差分對上存在著+48V或-48V的電壓。在訊號線對中，這個DC電壓是共有的，因而差分直流電壓為0V。然而，在有些情況下，上電時可能會導入瞬態電流。

圖1：典型的PoE電路。

例如，當供電設備和受電設備之間進行RJ-45連接時，接腳至接腳間的接合可能不是同步發生的。在接腳接觸到RJ-45時，可能會發生接腳1早於或晚於接腳2的情況，因而導致在相應的線對上產生一個48V的差分瞬態過程，進而破壞或損害PoE電路的PHY。例如，在相同的電源埠上，當用戶把一個供電設備上的連接切換到另一個未供電的設備時，也會出現類似的情況。

當電源設備檢測到已連上一個未供電設備時，電源設備在停止為連接埠供電的時間可能存在著延遲。在這種情況下，電源具有足夠長的持續時間，接腳的非同步連接並形成了一個48V的差分電壓。這種情形導致的差分模式瞬態可能會破壞或損害PHY。

1 • 2