Global Sources
電子工程專輯
 
電子工程專輯 > 介面技術
 
 
介面技術  

橋式創新設計消除交流電壓向直流轉換的技術缺口

上網時間: 2009年09月10日     打印版  Bookmark and Share  字型大小:  

關鍵字:橋接電路  FET  MOSFET 

同步整流技術會儘量保持電晶體在半個週期內處於導同狀態,因而減少電晶體體內寄生二極體的導通時間。當電晶體導通時,電流不會通過體二極體,因而與跨越整個半週期相較,大幅降低了功率損耗。

在執行狀態下,在AC電源半週期起始時,電流開始通過FET的體二極體,電晶體的漏極和源極之間便產生負電壓。檢測這個負電壓,控制電路便開通FET,因而使電流流過FET本體,而不是寄生二極體,因而降低元件的功耗。電晶體的RDS(on)越低,代表解決方案的效率越高。

該技術的效能高低主要取決於兩個因素:所用的FETS和控制電路的準確性。如圖2所示,IR兩款同步整流控制晶片IRF1166和IRF1167為200V以下電壓提供一個簡單的分離式解決方案。這與採用4個FET來驅動無刷式DC馬達的電路結構相似,必須確保正確的FET開關時間以避免短路。當AC電壓由0V開始上升,電流也會開始流過FET,因而產生負電壓,此時,選用的FET決定了控制電路能否有效地感應到此負電壓。

圖2:IR兩款同步整流控制晶片IRF1166和IRF1167為200V以下電壓提供一個簡單的分離式解決方案。
圖2:IR兩款同步整流控制晶片IRF1166和IRF1167為200V以下電壓提供一個簡單的分離式解決方案。

該設計另一個挑戰,在於確保控制IC的比較器能夠承受高供電電壓,同時亦能檢測到體二極體的小反向偏壓。IR先進的Gen 5 HVIC技術,將精準低電壓功能與採用高壓隔離的高壓元件整合,因而成功戰勝這一挑戰。

為了取得最大效益,FET必須在半個週期內全部導通,直到輸入電壓到0V,當然不能交叉導通。然而,控制電路有可能把這些緩慢變化的電壓/電流訊號,錯誤當作下一個週期的電流前端或後沿。當電流升高引起的壓降足夠高時,電路可能在輸入電壓過零點時,短時間反復啟動和關閉FET。這種情況最容易在電阻負載的電路中發生,因為電流變化率在該電路中比電容器負載等其它電路慢。

解決這個問題的方法,是把一個RC網路,兩個自舉二極體和自舉電容器加到控制電路中。這會在0V電壓範圍注入更多電流,在這個不確定電壓範圍內,確保FET源漏級電壓高於二極體閾值電壓。

如果電壓高達600V,單IC方案可以整合自舉二極體,每個驅動器部份也可以用專用的可配置消隱時間模組取代RC網路,讓設計能夠容納不同的FET。設計也可以把FET、自舉電容器和控制功能整合在同一個元件中,成為現有二極體全波橋式整流器的直接代替品。這不僅能夠顯著節省功率,同時也大幅度減少所需的PCB空間。圖3展示了可以實現這種功能的整合動態橋式元件。

圖3:把FET、自舉電容器和控制功能整合在同一個元件中的整合動態橋式元件。
圖3:把FET、自舉電容器和控制功能整合在同一個元件中的整合動態橋式元件。

從高壓配電到有效監測數位設備的極低核心電壓,功率管理在電子工程所有領域中扮演的角色日益重要。透過創新研發,包括本文介紹的主動電橋概念,一定能實現更好的低功率解決方案。

作者: Davide Giacomini

SMPS歐洲區應用總監

Luigi Chine

SMPS應用工程師

國際整流器公司


 First Page Previous Page 1 • 2



投票數:   加入我的最愛
我來評論 - 橋式創新設計消除交流電壓向直流轉換的...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首