Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

萊迪思推出適用SERDES和時脈分配的開發平台

上網時間: 2009年12月16日     打印版  Bookmark and Share  字型大小:  

關鍵字:ispClock 5400D  LatticeECP3  可程式時脈 

迪思半導體公司(Lattice Semiconductor)發佈ispClock 5400D可程式時脈元件的評估板,適用於ispClock5400D差分時脈分配元件的評估和設計易於使用的開發平台。該款評估板還可以用於查看5400D元件的性能與系統編程,或者作為LatticeECP3 FPGA串列協議或視訊協議評估板的子板或時脈源。

通常只有具有LVDS或LVPECL介面等價格昂貴的振盪器才可作為FPGA SERDES介面應用的參考時脈源。而現在ispClock5400D元件提供超低抖動差分時脈輸出,可用來驅動FPGA、ASSP和ASIC的通用時脈源以及SERDES參考時脈源。該評估板展示了如何將低成本的CMOS振盪器連接到ispClock5400D元件,為XAUI應用或270MHz SDI視訊應用產生高品質的時脈。

ispClock5400D評估板是一個多功能、易於使用的硬體開發平台,適用於ispClock可程式時脈元件的評估和設計。該平台基於一塊6" x 4"評估板,具有48接腳無鉛QFNS封裝的ispClock 5406D元件、SMA連介面、晶體振盪器電路以及用於JTAG、I2C匯流排和測試的擴展插槽。該套件包括預先配置的ispClock5400D展示設計,用以展示元件的低抖動性能和時間偏移/相位偏移輸出控制。該板使用開關和按鈕進行控制,還提供一個接腳來存取ispClock5406D元件的I2C匯流排介面。

用戶可使用PAC-Designer和ispVM軟體擴展或修改預先配置的展示設計。所有ispClock5400D和LatticeECP3元件已完全符合量產標準,並開始接受批量訂貨。

ispClock5400D元件系列具有在系統可程式差分時脈分配以及全面的可程式特性,用戶能夠基於分頻器和PLL功能編程產生不同頻率。其它的功能有:多個差分I/O介面,支援多種標準並且同時保持高性能系統所需的低抖動特性。

ispClock5400D系列支援用於多種可程式差分輸入參考/反饋標準的差分輸出驅動器,這些標準包括:LVDS、LVPECL、HSTL、SSTL和HCSL,還包括晶片上可程式終端和一個時脈A/B選擇多工開關、可程式時間偏移、可程式相偏和各種可程式輸出使能功能。透過I2C,用戶可以存取幾乎所有的ispClock5400D可程式功能。

低功耗、高價值的第三代LatticeECP3系列是擁有SERDES功能的FPGA元件中,具有最低功耗和價格的系列產品。LatticeECP3 FPGA系列提供多協定的相容XAUI抖動的3.2G SERDES、DDR3記憶體介面、強大的DSP功能、高密度的片上記憶體以及多達149K的LUT,所有元件功耗和價格只有同類擁有SERDES功能的FPGA的一半。





投票數:   加入我的最愛
我來評論 - 萊迪思推出適用SERDES和時脈分配的開發...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首