Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence協助矽統強化PC週邊與多媒體SoC開發流程

上網時間: 2010年07月01日     打印版  Bookmark and Share  字型大小:  

關鍵字:Cadence  矽統  PC週邊  多媒體SoC  設計自動化 

Cadence益華電腦宣佈,邏輯IC供應商矽統科技(Silicon Integrated System,SiS) 針對其 PC週邊與多媒體SoC 設計積極採用 Cadence 解決方案,以加強原有設計自動化之技術,並進一步使自己的產品開發流程最佳化,大幅提高產能並增進獲利能力。

Cadence 針對矽統科技尋求新降低功耗以及符合特殊SoC設計規格的需求,提供完整數位設計到signoff設計方法。所採用的技術與方法包括完整的數位流程,涵蓋邏輯設計到設計實現、客製化/類比流程、驗證流程、功耗降低之方法,以及跨設計流程具功耗意識(power-aware)的自動化設計功能。

為了滿足客戶對數位電視及多媒體SoC晶片設計的功耗需求,矽統科技針對低功耗驗證採用了 Encounter Conformal Low Power;全晶片設計實現採用了 Encounter 數位設計實現系統; 而在加速功耗最佳化的需求則是運用了 Encounter Power System ;在合成與時序分析方面則採用了 Encounter RTL Compiler 以及 Encounter Timing System 。

此外,矽統科技也將針對類比、RF、以及混合訊號等複雜的設計需求,納入 Cadence 的 Virtuoso Multi-Mode Simulation 與 Virtuoso Accelerated Parallel Simulator 的全方位設計、驗證以及精確模擬等功能。

矽統科技尤其對於廣大的Cadence驗證IP系列產品感到滿意,針對包含 USB 3.0 等以USB為基礎的設計,提供了相對應的驗證IP。此外, Compliance Management System 以獨特的metric-based方法,協助進行protocol 相容性驗證自動化。矽統採用這項驗證IP作為整個Cadence metric-based驗證方法與技術不可或缺的一環。





投票數:   加入我的最愛
我來評論 - Cadence協助矽統強化PC週邊與多媒體SoC...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首