Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

美光推動42奈米DDR3 SDRAM製程整合

上網時間: 2009年07月05日     打印版  Bookmark and Share  字型大小:  

關鍵字:DDR3  DRAM  42奈米  SDRAM  RCAT 

根據市場分析人士預測,今年的 DRAM 營收成長將較去年更高70%。同時,因應經濟衰退的衝擊,人們的工作習慣發生改變,越來越多的人改採遠端作業的方式,因而為企業伺服器增加了更多的負擔──伺服器必須整合更高記憶體容量與高功效。

市場觀察人士預計,這一結果將使未來對於 DDR3 記憶體的採用更為普及。一些市場情報機構甚至預測,今年的 DDR3 元件將會短缺,而且這種緊張狀態還將延續到 2010 年。

美光科技(Micron Technology)已經為善加利用這一擴展中 DDR3 市場的優勢做好了萬全準備。該公司最近推出了一款基於40奈米節點製程的 2Gbit DDR3 SDRAM , UMB TechInsights 並針對該元件進行詳細分析。

在不到一年的時間內,美光科技相繼為 DRAM 領域帶來了兩項新技術節點,這的確是一項重大成就,特別是針對 50 奈米以下的先進技術節點而言,先進微影技術對於預算的需求開始變得不成比例地攀升。製造商們必須在製程成本、工具套件及其改善、缺陷檢測策略與設計規則等方面審慎地權衡取捨。

為了成功實現製程微縮, DRAM 製造商們還必須持續投入更多領域:致力於降低營運費用並保持製造廠房的成本競爭力;投資於研發並增加智財權(IP)組合;擴展現有製程技術或導入可擴展至未來節點的新技術製程。

美光科技成功地實現了這三項原則。該公司擴展了與其 DRAM 製造商夥伴南亞科技(Nanya Technology)的合作,並提升其製造競爭力。沒有創新就不能迅速推出新技術,因此,擁有一支強大的研發團隊和越來越豐富的專利組合是相當重要的。在 ipIQ 公司針對企業創新所進行的排名(www.ipIQ.com)中,美光已經連續兩年排名第二,緊追英特爾之後。

美光的70、60和50奈米節點都採用類似的製程流程。這三種製程節點都採用浮層源極/汲極(RSD)區的三層金屬、四重聚合 CMOS 製程。該製程的金屬層3和金屬層2採用的是銅、金屬層1採用鎢;週邊 MOS 電晶體則由帶鎢包層的第一層聚合物、氮化鈦隔絕層、氮化閘極氧化層、氮化物線材隔離的淺溝槽以及三個阱組成。

SDRAM 單元在位元線電容器(capacitor-over-bitline)結構中使用堆疊電容器。多層單元板包含聚合物、鎢和氮化鈦層。電容器電介質是一種雙層高k電介質。儲存節點則是氮化鈦層。多晶矽附著栓用於電容器連接。 SDRAM 陣列採用帶氧化物電介質的凹槽通道陣列電晶體(RCAT),以實現更長效的通道長度,以及更低的通道摻雜濃度。

美光的40奈米節點具有類似的製程,但具有一些重大變化,特別是在閘極堆疊、互聯和電容器模組方面。電容器的高度和 RCAT 深度並沒有顯著的變化。但對於閘極電介質厚度、聚合物栓高度、觸點寬度與間距都已加以調整,以適應製程微縮變化。

UBM TechInsights 對於美光 40 奈米 DDR3 DRAM 的全製程分析中詳細論述了這些改變。本文的目的在於強調:儘管製程整合機制十分相似,但50和40奈米節點明顯不同於70和60奈米節點;因為50和40奈米節點使用了浸入式和雙重曝光(double patterning)等更先進的微影技術。

儘管在製程的一些重要方面十分相似,但從設計角度來看,製程縮微仍是一項挑戰。

圖1比較了製程縮微對於單元尺寸和‘字線-位元線’間距的影響。由半字線間距決定的單元面積和最小 F 能夠非常有系統地進行微縮。

為了確定佈局,單元面積可用‘一個常數 F2 來表示。單元面積與最小 F2 之比顯示:50和40奈米技術節點並非嚴格的 6F2 佈局,而是一種鬆散的 6F2 (6.8F2)。位元線與字線間距之比顯示:位元線並不像字線那樣會隨著製程節點變得更先進而不斷縮微。

然而,與矽晶效率低於50%的50奈米節點相較,40奈米節點具有更佳的矽晶效率,這是由於增加了晶矽面積、縮減單元尺寸,以及將記憶體單元數從1Gbit提升到2Gbit,進一步實現了較高的效率。

製程創新發展史

美光公司 DRAM 製程整合能夠穩步前進,可說是得益於該公司較早前就為其技術節點所建置的四項主要製程創新:

˙很早就引進了 6F2 佈局(連續用於5個技術節點中);

˙採用浮層源極和汲極(RSD)結構,以及 RCAT (用於4個製程節點中);

˙在 DRAM 和快閃記憶體中較早採用銅鑲嵌製程(4個節點使用);以及網狀電容器。

與 8F2 佈局比, 6F2 佈局能夠讓設計更加緊密。三星(Samsung)是首家採用 RCAT 概念的公司,但美光的70奈米節點結合了 RCAT 概念與浮層源極/汲極結構,這一途徑在解決漏電問題上更具有優勢。

儘管最初的製程成本很高,但採用銅鑲嵌製程能夠降低整體成本。使用銅互連導入了比熔絲更優越的反熔絲(antifuses),因而可輕易地與銅技術整合在一起,而且在製程上也比由製模(patterning)與鎢填充過孔所實現的金屬熔絲更為簡單。

由美光和三星分別獨自擁有專利的設計概念──網狀電容器,能夠使製程保持低成本,並可支援製程節點的可擴展性。

從4種技術節點中都採用了類似的製程看來,證明了美光在更有效利用資源方面的優勢。但也有跡象顯示,這種概念可能很難擴展至30奈米以下的製程節點。

目前,在40奈米節點時,在字線方向上兩個存取電晶體之間的距離小於35奈米;而儲存節點和金屬層-1(位元線)間的距離也小於15奈米。這些數字顯示,對於未來的製程節點來說,漏電問題可能成為主要的挑戰。

然而,長久以來,記憶體製造商的表現一直超越市場和技術觀察人士們的預期,因此我們能夠合理地假定,目前在記憶體製造商的研發實驗室內也許正醞釀著更多出乎人們意料的創新!


圖說:製程微縮對於單元尺寸與字線/位元線間距的影響。

作者:Arabinda Das

資深技術分析師

UMB TechInsights





投票數:   加入我的最愛
我來評論 - 美光推動42奈米DDR3 SDRAM製程整合
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首