Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

無晶體振盪器取代石英晶體時機來臨

上網時間: 2011年11月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:無晶體振盪器  石英晶體  時脈  CMOS  MCM 

Sundar Vanchinathan

資深總監

IDT公司

隨著電子技術的快速發展,採用晶體和晶體振盪器提供時序的侷限性也日益暴露出來。更高頻率和更小尺寸的需求迫使設計師採用昂貴的、非常耗電的、更小的SMD晶體時脈電路,這類時脈電路通常還需要額外的電路,以滿足系統的性能要求。此外,可攜電子設備的涌現也使晶體振盪器易受實體損壞的弱點暴露出來,因為可攜電子設備通常會遇到嚴酷的工作條件,如衝擊和震動。

本文將重點探討新興的‘無晶體(crystal-free)’全矽CMOS振盪器,用以替代傳統的時序解決方案。

晶體振盪器已達極限

與電子電路中使用的其他組件相較,晶體相當獨特,因為晶體工作原理本質上是機械性的。早在1880年人們就發現振動的石英晶體能產生機械諧振的壓電效應,首個石英晶體振盪器製造於1917年並獲得了專利。為了滿足最新的產品要求,大多數其他電子組件都在不斷地快速革新,例如外形尺寸縮小、支援高速工作、降低功耗以及與其他元件整合,但是在進化、構造、應用等很多方面,晶體和晶體振盪器卻已經達到了實際的極限。

隨著分享和交換的資訊越來越多、越來越複雜,消費和產業領域的應用也出現了新的特徵,即數據傳輸速率日益提高,以滿足對頻寬的需求。為了滿足這種需求,系統設計師必須採用更高頻率的振盪器。當單獨使用晶體時,最高振盪頻率在50MHz範圍,而製造出可達更高頻率的晶體是不切實際的,因此最高振盪頻率受到了限制。然而,大多數目前和下一代高速應用都需要超過50MHz的頻率,要提供這麼高的頻率,只能採取一種低效率的方法,即將晶體與專用電路結合以成倍的擴大輸出頻率。儘管這種方法讓大多數產品的時脈需求得到了滿足,但是也引起了其他一些普遍的問題和挑戰,主要問題是功耗,隨著晶體振盪器輸出頻率上升,功耗顯著提高。為實現更高頻率而倍增基本頻率還導致了抖動的增加。而高效率無晶體全矽CMOS振盪器的出現解決了上述問題,這類振盪器在晶片上產生準確的頻率,而不必依靠壓電或機械諧振器,因此更受設計師歡迎。

目前已經開發的全矽CMOS振盪器,例如IDT公司的IDT 3C系列,可替代傳統的振盪器,克服在最新的固定位置和可攜式設備等應用中採用晶體時的缺點和問題。這類應用包括智慧電話、筆記型電腦和平板電腦,數據通訊和1Gb乙太網路、SAS、高速USB(USB 3.0)、PCI Express 等互連介面。透過採用廣泛可用和成熟的CMOS製程,可以很好的控制新元件的成本、產量和可靠性。可程式架構可靈活配置以適合特定應用,配置選項中最關鍵的是工作頻率,該頻率在工廠中設定,而且可以準確設定為所需值,其中包括不常見的頻率和應用特有的頻率。在採用IDT 3C系列時,元件的工作頻率可以在4MHz至200MHz範圍內選擇,此範圍涵蓋了消費以及運算和通訊市場上種類繁多的應用。在設計師有把握接受這種本質完全不同的定時方法之前,有必要根據一些關鍵標準比較和了解兩種方法的相對性能。

功耗

在較低頻率時,晶體振盪器的功耗是設計師可以接受的。不過,現在大多數高速數據應用一般需要較高頻率的元件,這類元件消耗大得多的功率,常常令人望而卻步。例如,一個典型的晶體振盪器可能吸取幾十mA電流。相較之下,IDT 3C系列等 CMOS 振盪器僅消耗約2mA電流(無負載,典型情況下) ,而待機模式消耗的電流僅為200nA。在工作模式,比晶體振盪器節省高達90%的功率。

而從環境和執行成本的角度來看,功耗已經成為設計師為應用選擇組件時考慮的關鍵性能指標,也已經成為最終用戶決定購買哪款產品時查看的關鍵性能指標。在使用可攜式電池供電的設備時,功耗也是重點考慮的性能指標,因為整體功耗較低意味著充一次電能用更長時間。

尺寸

晶體振盪器需要特定尺寸和特定切割方法,以提供所需振盪頻率,這意味著縮小元件封裝即縮小在 PCB 上的占板面積和元件總體高度的潛力受到了限制。此外,在封裝內需要額外的電路以實現所期望的頻率倍增,這也影響了封裝總體尺寸的縮小。最後,在很多設計中,也許需要外部電容器和其他被動組件以實現穩定的振盪器性能。晶體振盪器的典型封裝尺寸在5mm×3mm範圍內,組件高度為1mm至1.5mm,還必須考慮容納任何外部被動組件所需的PCB資源。全矽CMOS振盪器是完全自含式的,無需外部組件,有助於簡化工程師的設計工作,降低設備成本和材料成本。元件占板面積與標準晶體振盪器的占板面積相同,但是總體高度減至0.5mm。這對可攜式設備設計師來說,可能非常重要,在這類設備中,電池、顯示螢幕和用戶介面會爭用空間。更為關鍵的是,進一步縮小CMOS振盪器的封裝尺寸還有很大餘地。實際上IDT 正計劃在不久的將來提供大小僅為2mm×1.6mm的元件。

可攜式設備的設計師需要在空間小得令人難以置信的產品中容納更多功能,因此在生產量相當大的情況下,能將CMOS振盪器整合在多晶片模組(MCM)中是很有意義的。在含有微處理器和快閃記憶體等基本構件的MCM中納入振盪器,可以節省空間、成本(組件和組裝成本)和功耗,並提高總體設計可靠性。

頻率誤差

頻率誤差是設計師考慮的重要性能指標。在通訊設備等一些應用中,僅能容許很小的頻率誤差。就這類應用而言,頻率誤差低至2ppm的專用晶體振盪器提供了唯一可行的解決方案。不過,對很多應用來說,而且尤其是消費市場應用,100ppm的頻率誤差是完全可以接受的,這是標準晶體振盪器和目前可用的CMOS振盪器的性能水準。由於CMOS元件的不斷發展,不久的將來在市場上一定會看到 50ppm的元件,這種CMOS技術將將應用到更廣泛的應用中。

在考慮和比較頻率誤差性能指標時,重要的一點是不要只看初始頻率容限。因為在使用傳統晶體時,由於工作溫度(典型值為50ppm)、老化(典型值為5ppm/年)和負載(高達50ppm)等因素的影響,需要考慮額外的誤差。在有些情況下,這可能意味著規定頻率容限為50ppm的元件實際上有效容限高達200ppm。CMOS振盪器只要在指定工作溫度範圍內工作,就不受上述因素影響。因此在應用中,一個100ppm的元件在工作時應該展現也是這一頻率容限。

耐用性

CMOS振盪器本質上的非機械性意味著可以採用低成本的常規IC塑料封裝,而不必採用晶體元件所需的昂貴的密封陶瓷封裝。可攜電子設備對於設備內含組件耐用性的要求更高。而CMOS振盪器可提供很高的耐用性,並具有半導體級的抗衝擊和抗震動性。與此相反,晶體振盪器的機電本質意味著它們在正常使用時,可能易出現衝擊和震動引起的故障。

雜訊與啟動

在高階數據通訊、電信和射頻設備等應用中,相位抖動需非常低。目前一代CMOS振盪器的性能在這些應用中也許不夠好,不能替代晶體元件。不過,因為轉用CMOS元件可能節省功率和成本,所以設計師應該仔細考慮自己的應用是否能接受這種替代元件。在此需特別提到的是,下一代無晶體振盪器預計將突破1ps的相位抖動,這是無晶體振盪器進入高階數據通訊和電信應用所需達到的性能。增加抖動的因素應該仔細考慮,因為一些晶體和晶體振盪器使用的金屬殼會引發雜訊及其他性能和可靠性問題。在某些應用中,這可能導致需要要使用大的接地層以減輕這個問題。而採用塑料封裝的CMOS元件則不存在這個問題,因此可以緊靠可能產生電磁輻射的電路區域。

新式電子設備執行速度不斷提高,產品在壽命期內有大量時間處於待機模式或休眠模式以節省功率,啟動時間也變得更重要。CMOS振盪器能在僅0.1ms左右的時間內,從超低功率待機模式轉換到全速工作狀態;相較之下,晶體振盪器則需要約10ms時間。

本文小結

隨著數據傳輸速率提高以及功能迅速增加的可攜式電池供電產品持續進入市場,堅固、高效和小尺寸的高速振盪器的需求將顯著增加。除了有限的高階應用,幾十年來晶體振盪器一直很好應用於電子產品產業,但未來,轉而採用無晶體CMOS時序解決方案確有其必要性。





投票數:   加入我的最愛
我來評論 - 無晶體振盪器取代石英晶體時機來臨
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首