賽靈思關鍵連結功能IP打造LTE/LTE-A基礎架構

賽靈思表示，隨著無線寬頻數據用戶數及使用需求的持續增溫，現今的無線基礎架構已無法滿足需求。行動寬頻使用者的數量在2010年已達5.6億，預計在2015年時會增加至21億；行動寬頻網路的平均連網速度也將從2010年的1 Mbs，增加到2015年的5 Mbs。在這種情況下，賽靈思的LogiCORE IP將以更低的成本、更高的靈活度和整合度，協助業者解決系統頻寬越來越高所衍生的問題。

Serial RapidIO Gen 2 v1.2 Endpoint LogiCORE IP(第二代序列RapidIO v1.2 終端LogiCORE IP)符合RapidIO Trade Association的RapidIO Gen 2.2規格，也是業界首款真正的Gen 2.2軟IP核心，在1x/2x/4x通道寬度下，最高可支援6.25G線路速率。全新的IP包含一個高度靈活和最佳化的Serial RapidIO實體層內核和一個邏輯(I/O)與傳輸層內核，並具備7系列與Virtex 6 FPGA的支援，同時搭配可配置的緩衝設計、參考時脈模組、重置模組、以及配置架構參考設計，讓客戶可針對特定應用靈活選擇所需的功能模塊。這款IP更為FPGA/CPU/DSP多重處理器的組態提供雙倍的資料頻寬，能在無線基礎架構的系統中，建置複雜的演算法和訊號處理功能，以因應持續增加的系統資料流量。

CPRI v4.1 LogiCORE IP 可支援通用公共射頻介面(CPRI)標準4.2版規格，是連結無線設備控制器(REC)或基頻/通道卡和一個以上無線設備單元(射頻卡)的最佳方案。隨著分散式基地台和雲端RAN無線網路概念崛起，越來越多用戶可透過無線射頻獲得最佳的容量與覆蓋率。CPRI協定可透過遠端無線單元提供分散式基地台。除此之外，IP內核提供了最佳化的建置方案，可支援無線I/Q數據、無線單元管理、以及在單一高效率協定中進行同步化。藉由7系列FPGA的支援，賽靈思CPRI v4.1 LogiCORE IP能將遠端無線單元的連結力倍增至9.8G，進而能提升系統資料容量。

由於系統資料流量持續增加促使資料轉換器的取樣率快速提升，在這種情況下賽靈思的 JESD204B v1.1 LogiCORE IP使用1/2/4高速序列介面鏈路逐漸取代資料轉換器的寬型平行介面，解決了各種I/O限制和PCB 板線路設計成本和複雜度的問題。JESD204 v.1.1 LogiCORE IP是業界首款符合美國電子工程設計發展聯合協會(JEDEC) JESD204B標準的軟IP內核，這項標準描述了序列資料介面及資料轉換器和邏輯元件之間的連結協定。這款IP獲得7系列FPGA的支援，能設定為JESD204B發送器連結到DAC元件，或可設定為連結到ADC元件的JESD204B接收器。

Serial RapidIO Gen 2 v1.2 LogiCORE IP、CPRI v4.1和JESD204B v1.1 LogiCORE IP核心皆包含在賽靈思的ISE Design Suite 13.3設計套件中，其中也有免費的評估版本。