Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Sematech與合作夥伴聯手克服未來3D晶片技術挑戰

上網時間: 2011年12月22日     打印版  Bookmark and Share  字型大小:  

關鍵字:3DEC  3D晶片  技術挑戰  殺手級應用  Sematech 

美國半導體科技研發聯盟 Sematech 旗下的3D Enablement Center (3DEC)與美國半導體產業協會(SIA)、Semiconductor Research Corp. (SRC),日前共同定義出了wide I/O DRAM 之後的未來3D晶片(3D IC)技術殺手級應用,以及將遭遇的挑戰。

Sematech 表示,上述單位的眾學者專家經過討論之後,定義出異質運算(heterogeneous computing)、記憶體、影像(imaging)、智慧型感測系統(smart sensor systems)、通訊交換器(communication switches),以及電力輸送/調節(power delivery/conditioning)等幾項頗具潛力的未來殺手級應用技術;而與這些應用相關的技術挑戰,則包括:降低3D晶片架構成本、系統/架構之先導(pathfinding)、通用的異質多裸晶堆疊測試問題以及散熱管理。

「克服下一代應用的共同技術挑戰,是加速 3D晶片技術推廣的關鍵;」Sematech總裁暨執行長Dan Armbrust表示:「Sematech旗下的3DEC在相關合作研發計畫中的下一階段目標,是針對這些共同的技術挑戰,提供可用的基礎架構。」

Sematech指出,在 wide I/O DRAM 問世之後,市場的高需求、以及各種證實3D整合優勢的大量應用,將驅動產業界對3D晶片技術更進一步的研發;那些優勢包括了較低的功耗、較高的性能,功能性的增加以及較低成本。

自 2011年1月以來,Sematech的3DEC率先投入3D晶片標準與規格的開發;為了迎接未來3D整合晶片與系統的時代,3DEC定義出3~5年內可見的相關殺手級應用與共同技術挑戰,好為 wide I/O DRAM 之後的3D晶片技術鋪平道路。

「3D晶片技術的發展已經來到了一個轉折點;」SIA主席Brian Toohey表示,產業界已經藉由許多工作體會到合作的好處,此一正在發展的夥伴關係,將把3D晶片整合技術推向下一個階段,讓業界充分了解相關技術為半導體製造與設計領域帶來的商機潛力。Sematech的3DEC在2010年12月成立以來,專注於為具成本效益的TSV製程3D晶片解決方案,推動建立橫跨整個產業的支援生態系統。

編譯:Judith Cheng

(參考原文: Sematech identifies top tech challenges to 3-D ICs)





投票數:   加入我的最愛
我來評論 - Sematech與合作夥伴聯手克服未來3D晶片...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首