Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

用創新方法跨越1x-nm晶片微縮挑戰

上網時間: 2012年04月27日     打印版  Bookmark and Share  字型大小:  

關鍵字:全耗盡  FD  晶圓  bulk CMOS  FinFET 

隨著晶片製造邁向次20nm世代及10x-nm的更微小幾何尺寸,眼前橫亙的技術挑戰很可能導致這個產業的競爭態勢發生重大轉變。不過,技術的演進並不會只依循單一道路,面對重重挑戰時,往往會出現創新的解決方案。如 Soitec 最近提出的全耗盡型(FD)晶圓方案,便聲稱在28nm製程上能比傳統塊狀矽(bulk CMOS)製程的耗電量減少40%,但性能卻可提高40%以上。

Soitec剛剛也宣佈,該公司已經能夠為28nm到10nm,甚至更小尺寸電晶體的微縮提供一種低風險過渡方案。該公司是在已經出貨的完全耗盡型(FD)晶圓中,預先加入了一層埋入式氧化層,能讓晶片製造商保留原有的設計,但卻能減少數個製程步驟,因而降低成本──這也是Soitec強調能抵銷FD晶圓較高成本的主要原因。

Soitec是憑藉著核心的 Smart Cut 轉層技術,來製造均勻的超薄覆蓋層,該技術憑藉著可在晶圓結構內集成電晶體的特點,能讓晶片製造商更快速地量產。這種晶圓在氧化絕緣埋層上有一層高品質的頂層矽──這兩層材料都已根據電晶體的幾何參數及電絕緣標準進行了最佳化,不僅簡化CMOS製程,並可減少一些生產步驟,開闢新用途並提供降低成本的解決方案。

看來,Soitec所提出的解決方案,似乎能為最近動盪的半導體產業,提供一個邁向次20nm及1x-nm過程中,遭遇挑戰時的一個思考方向。

半導體產業最近頗不平靜。稍早前,高通(Qualcomm)因台積電(TSMC) 28nm產能不足而另尋夥伴,並宣佈僅提供一種20nm製程。這隨後引發了英特爾高層Mark Bohr發言指稱無晶圓廠代工模式即將崩潰。美國版《EE Times》資深記者也撰文呼籲,大型無晶圓廠應該考慮合資設立專用晶圓廠的可能性。

事實上,現在要去談晶圓專工模式是否難以為繼,或是Fabless們是否應該集資成立自有晶圓廠,都還太早了。從歷史經驗來看,在轉向每一個新製程節點時,都會歷經一段時間的陣痛期,然後才會趨於穩定。

但這些聲音也凸顯出一個事實,即面對1x-nm甚至更加微縮的幾何尺寸時,所有參與這場競賽的業者,必須擁有十足的技術實力才能勝出。事實上,整個半導體製造業為了邁向14nm及以下製程節點,都大力投入各種新技術的研究,以FinFET為例,除了英特爾,台積電也長久投入研發,而且也打算自14nm起從基於塊狀矽(bulk CMOS)的平面製程正式轉向FinFET。因此,現在要下定論誰贏誰輸,都還為之過早。

Soitec企業行銷策略部資深副總裁王碩仁指出,晶片製造轉向FinFET是必然趨勢,所有主流晶片製造商都會去做,但重點是最終勝出的廠商是否仍會堅持使用原有技術?

王碩仁並未透露除了合作夥伴ST和IBM以外,究竟遇有哪些IDM或晶圓代工廠採用或有意願採用其FD晶圓方案,但表示該公司正積極與所有的晶片製造業者接觸中。而且,“我們的3D FD方案預計也能讓FinFET比業界預估時程提早一年實現量產,”他表示。

與2D FD方案相同,3D FD方案也能減少至少約4~5個製程步驟,而且在1x-nm節點還有助於減少patterning數量,他指出。

Soitec已經開始提供針對2D平面和3D FinFET電晶體的FD晶圓產品,目前意法半導體(ST)已開始在新的NovaThor應用處理器採用其平面FD晶圓;而IBM則是為下一代伺服器晶片採用其最新的3D方案。 (Joy Teng)





投票數:   加入我的最愛
我來評論 - 用創新方法跨越1x-nm晶片微縮挑戰
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首