Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

賽靈思最新Vivado設計套件中幅提升設計生產力

上網時間: 2012年11月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:Vivado  ISE  Virtex-7  Kintex-7  FPGA 

美商賽靈思(Xilinx, Inc.)宣佈推出 Vivado 設計套件2012.3版本,首次為採用多核心處理器工作站執行 Vivado 設計套件的客戶提供全新功能,加上全新的參考設計,可大幅提升設計生產力和加速建置速度。

賽靈思公司設計方法資深行銷總監Tom Feist表示,該公司持續關注所有客戶在生產力方面相關的問題,而且會在賽靈思每次發佈新一代設計環境時針對設計生產力提供加強功能。賽靈思的 All Programmable 3D IC 中有多達2百萬的大量邏輯單元,而且 Vivado 設計套件有許多協助設計人員加速產品上市時程的方法,其中一項是為客戶縮短設計時間。

Vivado 設計套件在今年四月推出以來,已讓複雜設計C語言與 RTL 系統轉換的建置速度加速4倍,同時可比 ISE 設計套件在速度方面領先1個速度等級,以及比同等級競爭元件快3個速度等級。而全新的多功能執行佈局與繞線技術,更讓這個賽靈思新一代設計環境的最新版本在多核心工作站上執行時,大幅提升生產力── Vivado 設計套件在雙核心處理器工作站上執行時,其運作速度可提升1.3倍;而其在四核心處理器工作站上的執行速度更可以提升1.6倍。

隨著 Vivado 設計套件2012.3版本的發佈,賽靈思可擴充其支援 Kintex-7 和 Virtex-7 系列 All Programmable FPGA 的目標參考設計(TRD)陣容,協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計,而且可讓設計人員針對客戶的客製化需求作修正。

Kintex-7 FPGA 基礎目標參考設計透過高度整合的 PCIe 設計展現了 Kintex-7 FPGA 的功能,而高度整合的 PCIe 設計則運用效能最佳化的 DMA 引擎和 DDR3 記憶體控制器提供10 Gb/s的端對端傳輸速度。

Kintex-7 FPGA 連結目標參考設計提供高達20 Gb/s的單向傳輸速度,其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包 DMA 、 DDR3 緩衝記憶體、 10G乙太網路MAC,以及符合10GBASE-R標準的實體層介面。

Kintex-7 FPGA 嵌入式目標參考設計提供了一個完備的處理器次系統,內含GbE、DDR3記憶體控制器、顯示控制器,以及其他標準處理器週邊功能等完整功能。 Kintex-7 FPGA DSP 目標參考設計包含具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。

賽靈思將針對尚在保固期內的 ISE 設計套件邏輯版本和嵌入式版本客戶提供 Vivado 設計套件,而 ISE 設計套件 DSP 版本和系統版本客戶則可獲得 Vivado 設計套件系統版本,其中包括 Vivado 高階合成工具,客戶皆不需要支付額外費用。





投票數:   加入我的最愛
我來評論 - 賽靈思最新Vivado設計套件中幅提升設計...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首