Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

針對超薄設計的多晶片DRAM封裝技術

上網時間: 2012年11月08日     打印版  Bookmark and Share  字型大小:  

關鍵字:DRAM  多晶片  UltraBook  HDI  TSV 

作者:R. Crisp、W. Zohni

Invensas公司

B. Haba

Tessera公司

G. Pelissier、V. Bui

台北戴爾公司

近期新開發出的多晶片DRAM封裝技術,採用軸對稱錫球分配結構。其基本形式為封裝結構內包含四片打線接合的DRAM晶片,倒裝在有機基板上的兩個部分重疊層之間。此種錫球分配結構是專門設計允許焊接式DRAM在雙面組裝上的高效PCB佈局,主要用於UltraBook超薄筆記型電腦中的主記憶體。由於Y軸對稱的訊號分配結構,置於PCB兩側的組件端子與另對應側組件端子可直接互連,共用導孔,進而大幅簡化PCB佈局,同時也減少短線長度(electrical stub lengths)。

現行的系統設計上採用3-6-3高密度互連(HDI)表面增層法PCB技術,並使用業界標準的SDP(單晶片封裝)DRAM。若使用新開發的四晶片封裝PCB設計,則可轉而使用貫穿導孔(through-hole vias)的12層PCB標準製程。而這種簡化的關鍵正是獨特的Ballout結構。錫球分配結構並不單侷限於四晶片倒裝打線接合的結構,也同樣適用於其他包括晶面朝上、周邊打線接合、堆疊晶片結構或覆晶結構,包括TSV(矽穿孔電極)堆疊晶片,均可從簡化的PCB佈局獲得同樣的好處。在記憶體封裝上採用這種通用的Ballout結構與控制器,可支援DDR3和LPDDR3,系統使用共同的PCB設計亦可支援這兩類型的記憶體。

由於近期推出的筆記型電腦和平板電腦均強調尺寸輕薄。這類產品的主機板尺寸規格並不支援傳統的小型雙重內嵌式記憶體模塊組(SODIMM)類型記憶體模組,取而代之的是將DRAM直接焊接在系統主機板上,以縮小整體電子裝置尺寸。

第一代產品採用傳統的單晶片DRAM「焊接式」記憶體結構封裝在雙面PCB上,此方式是基於高密度互連技術(HDI)的3-6-3堆疊結構。

HDI PCB技術採用了盲孔結構,導孔不需完全穿過電路板。相較於以往PCB標準製程採用完全穿過電路板的導孔(圖1),更提供了高密度互連。CPU內記憶體通道佈局,是必須使用HDI技術的三個區塊其中之一。另外兩個是用於周邊控制器與嵌入式控制器的封裝,因為錫球間距(500微米)的極限或是極細的交叉錫球間距,皆需要以HDI技術封裝分匯。

每一個元件在封裝中雖不需要利用HDI來縮小尺寸,但這些封裝會在PCB上佔用較大的空間,故當使用SDP DRAM時,就無法適合PCB的預算面積。對CPU內記憶體通道佈局而言,有兩個因素導致必須應用HDI。第一,業界標準DRAM封裝使用的錫球分配,無法直接共用在PCB反側上的DRAM模組通道。然而在有限的PCB可用面積,雙面板配置是必要的。第二,按電路設計規則,記憶體通道區彎曲佈線需滿足最小的繞線長度要求。雙面板SDP DRAM更需要使用大量的導孔來穿越繞過阻隔的通道,使得彎曲佈線的設計更加複雜。

雖然在使用SDP DRAM時,HDI PCB製程提供的盲孔技術,可允許達到有限的記憶體通道佈局面積預算,然而成本卻相當高。本研究的主要目標在開發一個用於記憶體通道的客制化封裝解決方案,以採用低成本的共同多層鍍導孔及玻璃環氧樹脂PCB技術,來取代HDI技術,同時達到主機板尺寸規格與性能的要求。

封裝組態

此一新開發的封裝為四晶片倒裝(QFD)的球閘陣列(BGA)結構,使用已建立的打線接合技術製造。此封裝包含兩個DRAM晶片倒裝在預留窗口的有機基板上,伴隨上方兩片分開的晶片。在底層兩片DRAM晶片裝置方向與上層兩片晶片成90度方向。這四塊晶片打線接合透過單一獨立的基板接合窗口。封裝結構如圖2所示。

由於最上層沒有接線,此封裝可達最小的封裝體積。利用兩個晶片垂直疊層加上四層基板,此封裝方式可達到小於1mm厚度。

相較於傳統四晶片垂直堆疊的DRAM封裝方式,此種橫向位移且分隔開的封裝,提升了散熱特性。

使用四個2Gbit DDR3 DRAM晶片的x16架構,在單一封裝為17×17×1mm,243錫球,錫球間距為0.8mm,記憶體容量相當於1GByte SODIMM。

Ballout設計

Ballout的主要目的是避免使用HDI PCB技術,減少在DRAM封裝中外接的短線長度,以提高訊號的完整性。封裝端子呈現疏密度的BGA區域陣列設計。

焊接窗口位於方形區域外圍的錫球點上,劃分出內部與外部兩塊區域:內部區域包含C/A訊號匯流排和電源訊號線,外部區域則包含DQ和DQS訊號線與不同的控制線和電源訊號線。從左上角的封裝對準鍵來檢視Ballout的架構,可以發現Ballout是以Y軸對稱排列。

兩組C/A訊號匯流排設計成在中心區域以鏡面對稱排列。當晶片被置於PCB對應兩側時,相對應的端子可以直接利用共用導孔做互連,不需像單晶片封裝DRAM需要十字交叉的圖案設計。這是使用額外的鏡面成像CA訊號匯流排設計的優點。

在外部區域包含DQ和DQS訊號與其它訊號。當架構為記憶體元件置於PCB兩側的雙列結構,兩側的DQ訊號與DQS訊號是可以互接的。就如同C/A訊號匯流排,導孔也是可以共用的。

電源連接導孔亦被設計成共用模式。因此使用此Ballout封裝架構,可得到非常精簡的佈局結果。Ballout架構如圖3所示。透過檢查可以看出Ballout對稱Y軸。

參考設計:單晶片封裝/高密度互連(3-6-3)

CPU與記憶體區塊的參考設計如圖4所示。PCB製造是採用3-6-3高密度互連(HDI)技術,使用SDP DRAMs(單晶片封裝DRAM),對齊放置於PCB兩側。 

降低成本設計: PCB標準製程(12層電鍍導孔)

新開發的QFD封裝技術可使成本降低,利用雙通道與雙列的架構,搭配傳統低成本的12層導孔之玻璃環氧樹脂PCB所製造的。新的QFD PCB設計結合四片x16 DRAM晶片於17x17mm的封裝尺寸上,相較於HDI參考設計,QFD封裝可降低整體記憶體區塊的XY區域面積。在X方向尺寸減少約40%。節省下來的空間可有效轉換給周邊控制器與嵌入式控制IC使用,此類元件因此得以使用較大封裝尺寸版本,而不需要使用HDI來做PCB breakout。使用新開發的QFD技術可達成轉換為非HDI PCB技術的目標。

降低成本的CPU與記憶體佈線區域之PCB設計如圖5所示。透過穿過CPU散熱模組安裝孔洞的黃線,可簡單看出兩種不同設計在記憶體區域的尺寸比較。

主要優點為:

  ? PCB的成本較HDI降低25%

  ?原型開發僅需5天,相較於HDI需3週

記憶體使用量佈局的比較<b>

兩種不同PCB設計在記憶體封裝使用量分匯區域佈局的比較如圖6所示。圖中顯示兩種設計頂部和底部的佈線及導孔。圖6左側顯示了使用HDI製造的基本SDP封裝佈局(雙面組裝)的兩個晶片;圖6右側顯示了一般PCB製程使用QFD封裝佈局的八個晶片。

仔細檢查即可發現SDP所使用的導孔皆無共用,但新的QFD封裝所使用的導孔大多有共用。這就是新封裝Ballout結構可使用在一般搭配有導孔的PCB上的關鍵原因之一。但好處不僅於此:共用的導孔可以使分匯短線長度最短化,無須採用較高成本的HDI即可改善高頻訊號的完整性。

在SDP PCB佈局的C/A區域中,同名訊號間互連的短線長度數毫米,且長度不一。這些短線影響了C/A匯流排訊號的完整性,並在記憶體子系統上層操作頻率的建立上扮演重要的角色。相較之下,QFD排列成鏡像對稱的兩組C/A匯流排則無需像SDP中使用的十字交叉連接。於PCB兩側的封裝,其互連所需的短線長度基本上即是PCB的厚度,而此短線長度的縮短是在低成本PCB上實現的。當記憶體裝置轉換C/A訊號至雙緣時脈時(如同LPDDR3的特色),此互連架構的電路設計將會成為顯著的優勢。

Ballout結構的特色與通用性

新開發的四晶片封裝所使用的Ballout結構具有滿足特定機械要求的功能。設計為空曠的方形環區就是此類的功能之一。但是Ballout並不僅限於倒裝打線接合的四晶片結構。

例如,晶面朝上周圍打線接合的堆疊式排列(像是間隔晶片分離的LPDDR3),可以輕易地採用此種Ballout結構。同樣地,一個或多個覆晶也可採用Ballout結構。即使是提議中的主從式(master-slave) TSV晶片堆疊,也可採用此通用的Ballout結構支援。圖7展示了多種可使用Ballout技術的各種封裝結構。

Ballout結構還具備一項有趣的功能,就是能夠統一提供同時支援DDR3和LPDDR3控制器的PCB設計。因LPDDR3和DDR3在「資料端」具有相同的訊號,所以使用新的Ballout結構外部區域的訊號分配即可輕易滿足其需求。

LPDDR3的位址命令端與DDR3不同。不僅對時脈上升側邊的訊號進行採樣,LPDDR3同時對時脈的兩個側邊進行較小量的採樣,以擷取位址和命令等資訊。

共同支援DDR3和LPDDR3的控制器將利用特定的映射至實體層(PHY)的DDR3 C/A訊號,使LPDDR3 CA訊號多工化至現有的DDR3 C/A匯流排訊號。藉由複製該映射給新的記憶體Ballout,使用此通用Ballout結構以及具有共同支援LPDDR3/DDR3功能的控制器時,將可使用相同的PCB載板設計出支援DDR3或LPDDR3的PCB。

本文小結

用戶端攜帶型電腦推陳出新的超薄規格尺寸促使主機板焊接式記憶體取代了SODIMM。目前的系統主要是在成本高昂的HDI PCB上使用傳統單晶片DRAM封裝,以滿足PCB的規格尺寸及電路設計限制。

為簡化此新型用戶端電腦所帶來的設計挑戰,我們新開發了四晶片DRAM封裝技術。再加上多樣且有效的Ballout結構,提供適用於雙面元件封裝的共用導孔、易於進行佈局的Ballout結構,降低對於HDI PCB技術的需求。

除了支援四晶片低成本打線接合的DDR3記憶體外,該Ballout結構也支援多種類型的記憶體晶片與封裝結構(包含LPDDR3),共通性的PCB設計支援任一類型的DRAM,為系統OEM提供最大的封裝組態靈活性。


圖1a:HDI印刷電路板(3-6-3盲孔與埋孔);圖1b:標準印刷電路板(12 層電鍍導孔)


圖2:Invensas 四晶片打線接合 QFD 封裝(底部剖面、側部剖面、底部球側檢視)


圖3:Ballout架構。


圖4:使用「單晶片封裝」製造的 3-6-3 HDI PCB(黃線用於尺寸比較之參考)。


圖5:使用「四晶片封裝」與「Invensas ballout」 製造的 「12 層PCB標準製程」(黃線用於尺寸比較之參考)。


圖6:HDI PCB SDP記憶體分匯(左側);PCB標準製程四晶片分匯(右側)。


圖7:一般 Ballout 支援的各種裝配與記憶體技術。

參考文獻:

(1) Crisp、R. 等人:「用於使用雙倒裝架構與打線接合裝配基礎架構之高速伺服器應用的高效能多晶片DRAM封裝」。論文於 2011 年 10 月 12 日在韓國首爾 ISMP2011 提出。

(2) Kang、U. 等人:「8Gb 3D DDR3 DRAM 使用直通矽晶穿孔技術」。ISSCC2009 Digest of Technical Papers, pp 130-131, 131a





投票數:   加入我的最愛
我來評論 - 針對超薄設計的多晶片DRAM封裝技術
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首