Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

ISSCC:看ReRAM、記憶體頻寬進展

上網時間: 2012年11月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:國際固態電路研討會  SRAM  DRAM  ReRAM  PCRAM 

在預定於2013年2月17~21日舉辦的國際固態電路研討會(ISSCC)中,多家廠商提出了先進記憶體技術的相關論文。

記憶體小組委員會主席Kevin Zhang表示,我們將繼續看到嵌入式SRAM、DRAM和浮柵快閃記憶體的進展。雖然目前所有主流記憶體技術都面臨著微縮挑戰,但我們仍可以看到廠商們採用更多的智慧演算法和糾錯技術,以開發出更高效的補記憶體元件。


新興的非揮發性記憶體容量趨勢。

不過,新興記憶體技術正在取得穩步進展,包括 PCRAM 和 ReRAM 在內,另外, STT-MRAM 也開始在獨立和嵌入式應用中展開競爭者。

本次會議中,東芝(Toshiba)和 Sandisk 提出了一篇論文,描述採用24nm製程,並具有可選二極體的32Gb ReRAM(電阻式隨機存取記憶體)測試晶片。

憑藉著更高性能和更低的每位元讀寫功耗,可替代非揮發記憶體的新興技術魅力一直居高不下,但它們的密度通常無法與NAND快閃記憶體競爭。ISSCC指出,去年的ISSCC中所發表的密度最高單晶片產品是 64Mb ReRAM和8Gb的 PRAM,但NAND已達到128Gb。

Sandisk和東芝的測試晶片是基於金屬氧化物的 ReRAM ,它採用24nm製程,具有可選的二極體和二個分層架構。顯然,作為堆疊的一部分,許多電路都被包含在陣列中,包括可選的電晶體或解碼器、偏置控制電路、感應放大器、頁面緩衝器、讀/寫控制電路和電壓調節驅動器,它們都可提高陣列效率。

松下(Panasonic)也提出一份有關 ReRAM 的論文,描述使用纖維縮放(filament-scaling)技術形成,並採用水平驗證寫入方案的 ReRAM ,其16nm單元的耐用性可超過107次。該元件是在1T1R ReRAM陣列中實現。

在SRAM方面,隨著製程節點下降到45nm,設計師持續和漏電流和降低動態功耗奮戰。使用 FinFET 和全耗盡型 SOI ,是在22nm後持續微縮每位元單元面積並維持低電壓性能的關鍵。

台積電(TSMC)將提交一份論文,說明20nm的首款 112MB 6T SRAM 。這是已知的最小型 6T-SRAM ,位元單元面積為0.081μm2。其四態電源管理方案可降低漏電流達65%。

記憶體頻寬仍然是本次會議中的重點之一。 Rambus 將介紹一款單端收發器,它可針對高密度DIMM模組提供6.4Gb/s/pin。另外,Rambus 也將提交一份類似於上述技術,但速度僅有一半(3.2Gb/s/pin DDR4)的論文,該元件可達到出色的9.1mW/Gb/s功率效率。

編譯: Joy Teng

(參考原文:ISSCC preview: Revving ReRAMS, boosting memory bandwidth,by Brian Fuller)





投票數:   加入我的最愛
我來評論 - ISSCC:看ReRAM、記憶體頻寬進展
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首