Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

ARM與Cadence投產三星14nm FinFET測試晶片

上網時間: 2013年01月22日     打印版  Bookmark and Share  字型大小:  

關鍵字:Cortex-A7  14奈米  測試晶片  RTL-to-signoff  FinFET 

ARM與益華電腦(Cadence Design Systems)宣佈,第一個高效能ARM Cortex-A7 處理器的14奈米測試晶片設計建置投入試產,這是ARM推出的最高能源效率應用處理器。藉由Cadence RTL-to-signoff 流程設計,該晶片率先以三星電子(Samsung) 14奈米 FinFET 製程為目標,加速邁向高密度、高效能和超低功耗SoC進程,滿足未來智慧型手機、平板電腦和其他先進行動裝置的需求。

除ARM Cortex-A7 處理器之外,這個晶片還包含ARM Artisan 標準單元庫(standard-cell libraries)、新一代記憶體和一般用途 IO 。這個測試晶片是運用完善的 Cadence RTL-to-signoff 流程而精心設計,完善的流程包括 Encounter RTL Compiler 、 Encounter Test 、 Encounter Digital Implementation System 、 Cadence QRC Extraction 、 Encounter Timing System 與 Encounter Power System 。這是在FinFET技術上實現以ARM技術為基礎的SoC計劃中不可或缺的一環。

ARM實體IP事業部副總裁兼總經理Dipesh Patel表示,透過先進技術與研發組合,而且很早就和Samsung與Cadence展開合作,在Samsung先進低功耗製程上的ARM最高能效率應用處理器終於投入試產。

「Cadence益華電腦的先進節點設計流程,搭配我們與ARM和Samsung的組合,對半導體公司邁進14奈米FinFET製程設計來說致關重要。」Cadence益華電腦晶片實現事業群研發資深副總裁徐季平表示;「我們的共同目標就是,讓客戶們享受以最先進技術進行設計好處與競爭優勢。」

「消費者帶動更好、更快、更高連線性能的裝置需求。」三星電子裝置解決方案事業部系統LSI基礎架構設計中心資深副總裁Kyu-Myung Choi表示,藉由與ARM和Cadence合作,能夠隨著Samsung開發這項行動多媒體應用的新製程技術而快速創新。





投票數:   加入我的最愛
我來評論 - ARM與Cadence投產三星14nm FinFET測試...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首