如何應用AndesCore EDM安全存取機制

第一種控管方式(debug access indication)提供了一個sideband signal用於指示從調試器(Debug host)的請求。第二種控管方式， 控制AndesCore的input port　(edm_restrict_access )達到EDM存取的限制。更詳細的內容在後續章節會有更深入的介紹。

一個debug system包含一個debug host和一個target system。EDM主要的功能就是translate debug host發出的TAP指令來存取系統memory或是 CPU 。

使用EDM的訪問方式會被一個sideband signal (edm_restrict_access) 所影響。當這個signal值是high，僅僅只能對EDM MISC registers做讀取的動作。而想要存取CPU/System Bus/Local Memory的動作將會被封鎖住並且會得到下面的結果：

˙讀為零寫忽略；

˙不正確的JTAG instruction(JTAG ICE debugger會timeout)。

請下載PDF文件，以閱讀完整文章。

作者：沈永勝 / 晶心科技(Andes)技術副理