Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

IM Flash擘劃3D NAND開發計劃

上網時間: 2013年05月29日     打印版  Bookmark and Share  字型大小:  

關鍵字:3D  NAND  快閃記憶體  2D  微縮 

由英特爾(Intel)與美光(Micron)合資的IM Flash Technologies表示,該公司正計劃為其 NAND 快閃記憶體晶片導入 3D 製程,目前正為這一開發製程尋找合適的新材料;此外,該公司也預計其20nm的 2D 記憶體單元可望再微縮一、兩個世代。

在日前舉行的IMEC技術論壇上,英特爾公司技術與製造副總裁兼IM Flash公司執行長Keyvan Esfarjani證實了IM Flash公司正為開發 3D NAND 尋找新材料,同時也透露了開發策略的部份想法。

目前整個業界都預期非揮發性 NAND 快閃記憶體技術將將從 2D 記憶體陣列過渡至NAND電晶體整合單晶片。 3D 記憶體預計將以垂直半導體通道的方式排列,以多層環繞式閘極(GAA)結構形成多電閘級記憶體單元電晶體。

東芝公司(Toshiba)率先以其p-BiCS技術導入 3D NAND 製程。該公司在去年底宣佈開發出基於50nm直徑垂直通道的16層元件。該元件預計在今年出樣,2015年量產。東芝的 p-BiC 技術採用U 形排列電晶體。

但Esfarjani指出, 2D NAND 快閃記憶體存在微縮瓶頸,預計還可再微縮兩個世代──在15nm與10nm 節點。而第一個 3D NAND 世代可能出現在15nm 2D製程節點。Esfarjani並強調,屆時16層 NAND 快閃記憶體晶片將不再符合經濟效益,「你需要64或至少32層的 NAND 快閃記憶體。」


2D NAND快閃記憶體預計還可再微縮兩個世代──15nm與10nm節點。

Esfarjani表示,IM Flash在20nm節點導入取代34nm與25nm「環繞式」單元的平面浮閘高K金屬閘極單元,未來還可望再進一步微縮。IM Falsh公司在2012年利用其於邏輯電路取得的 HKMG 經驗導入了128Gbit NAND 快閃記憶體。

用於擴展 2D NAND 快閃記憶體世代的技術添加了氮化物薄膜與奈米點,Esfarjani指出,「但是可運作的單元還不夠,你還需要達到10^5或更高週期的耐久性。」

「過渡到3D並不會受到微影技術的限制,」Esfarjani指出,直徑40nm的半導體通道最適用。然而,目前業界所面臨的挑戰在於測量,以及找到一種最佳的材料──它必須能夠承受多層半導體製程的溫度以及高深寬比的蝕刻,才能驅動半導體內部垂直通道。而這必須精確地控制在89.8的錐度。

「再過幾年將可實現這一NAND市場,同時它也將持續幾年的成長。2D NAND持續採用平面浮閘單元,而3D NAND則將帶領我們跨越10nm的限制,」Esfarjani總結道。

Esfarjani證實IM Flash正致力於為此 3D NAND 製程開發新材料,但並未透露細節。


Esfarjani表示IM Flash正為3D NAND開發新材料。

編譯:Susan Hong

(參考原文:Intel outlines 3-D NAND transition,by Peter Clarke)





投票數:   加入我的最愛
我來評論 - IM Flash擘劃3D NAND開發計劃
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首