Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

聯電與Synopsys攜手加速14奈米FinFET製程開發

上網時間: 2013年07月01日     打印版  Bookmark and Share  字型大小:  

關鍵字:聯電  Synopsys  14奈米  FinFET  製程驗證 

晶圓代工大廠聯華電子(UMC,以下簡稱聯電)與全球半導體設計製造提供軟體、IP與服務的領導廠商新思科技(Synopsys)共同宣佈兩家公司的合作已獲得成果,採用新思科技 DesignWare 邏輯庫的 IP 組合,和 Galaxy 實作平台的一部分-寄生StarRC萃取方案,成功完成了聯電第一個 14奈米 FinFET 製程驗證工具的設計定案。

聯電表示,由於 FinFET 製程所具備的效能、功耗、晶片內變異性,以及比平面CMOS製程較低的數據保留電壓等優勢,引起了晶片設計公司高度的興趣;此製程驗證工具將提供初期的數據,讓聯電得以調整其 14奈米FinFET製程,並且最佳化 Synopsys 的 DesignWare IP 產品組合,藉以得到最佳化的功耗,性能和面積。

它同時也提供了數據,讓 FinFET 模擬模型與矽製程結果有更好的關聯性。在雙方持續進展中的合作關係上,採用新思科技DesignWare矽智財解決方案來認證聯華電子14奈米FinFET製程,可視為是雙方此次合作的第一座里程碑。





投票數:   加入我的最愛
我來評論 - 聯電與Synopsys攜手加速14奈米FinFET製...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首