Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

中斷處理模式:外部中斷處理和內部中斷處理的差異性

上網時間: 2013年08月16日     打印版  Bookmark and Share  字型大小:  

關鍵字:中斷處理  外部  內部  周邊  CPU 

在現今 SoC 設計中,當周邊裝置(Peripheral IP)想要和中央處理器(CPU)溝通時,最常使用的機制是透過中斷(Interrupt)。周邊裝置可觸發中斷給中央處理器,當中央處理器接收到中斷後,則可判斷是由那個周邊裝置觸發些中斷,接著處理相對應的中斷處理程式(Interrupt Service Routine,ISR),藉此達到彼此溝通的目的。

而AndesCore在中斷處理方面,共支援兩種模式:內部中斷處理器(Internal Vector Interrupt Controller,IVIC Mode)和外部中斷處理器(External Vector Interrupt Controller,EVIC Mode)。其中最大的差異性,即是中斷控制器所存在的位置。

在內部中斷處理模式下,AndesCore本身即設置了一個中斷控制器存在於CPU內部,經由此中斷控制器來處理相關中斷的工作。而在外部中斷處理模式下,使用者必須在CPU外部實做一個中斷控制器來處理相關中斷工作。

除了上述的差異性之外,在硬體方面的整合和軟體方面的應用,也存在些許差異性。本文之目的除了介紹這些差異性外,也提供一個簡單的設計平台供使用者參考。期望能對使用者有所助益,也希望讀者不吝指教提供您寶貴的意見。

請下載完整版PDF文件: 中斷處理模式:外部中斷處理和內部中斷處理的差異性

作者:江繼堯 /晶心科技(Andes)資深工程師





投票數:   加入我的最愛
我來評論 - 中斷處理模式:外部中斷處理和內部中斷...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首