Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence協助智原科技完成大型SoC專案開發

上網時間: 2013年11月21日     打印版  Bookmark and Share  字型大小:  

關鍵字:Cadence  智原科技  SoC  4G  基地台 

益華電腦(Cadence Design Systems)宣布,台灣 IC設計服務業者智原科技(Faraday Technology)透過採用Cadence完整的工具流程,已成功完成該公司最大型的系統單晶片(SoC)專案開發。這是一顆邏輯閘數達3億個的 4G 基地台晶片。

智原科技的設計團隊是藉由在其階層式(hierarchical)設計流程中部署 Cadence Encounter 數位設計工具,在短短的七個月內就完成複雜SoC從後段建置到投片的工作。透過運用Encounter數位設計,實現(EDI)系統中的元件與技術,智原科技成功使這顆SoC每次執行原型設計的時間,從兩周縮短至3到5天,包括GigaOpt多執行緒最佳化與先進分析、Encounter Conformal Equivalence Checker (EC)的階層式EC比較方法論、RC萃取與時序分析的整合性簽核工具。

此外,智原科技還採用了Cadence的其他工具與技術,包括Incisive Enterprise Simulator、驗證IP、Encounter Power System、Allegro Package Designer,以及Allegro Sigrity?訊號和電源完整性解決方案。智原科技研發副總洪正信表示:「這顆SoC是我們首次進行的最大規模設計專案,也是台灣目前最高複雜度的SoC。因此在開發過程中,我們必須彙集最佳的工具組合,以確保在效能、品質和上市時程方面,都能很有效率的達陣。Cadence豐富的數位設計實現與驗證產品,再加上其高度的支援與配合,協助我們達成了所有的設計目標。」

Cadence公司 EDA 產品策略長徐季平表示:「對智原科技來說,為了管理這類大型SoC設計日益提升的複雜度,它需要採用緊密整合的解決方案,以協助設計人員快速地將創新設計落實為真正的產品。透過發揮Encounter數位設計實現系統與驗證方案的功能,智原科技大幅提升了SoC開發的速度。」





投票數:   加入我的最愛
我來評論 - Cadence協助智原科技完成大型SoC專案開...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首