Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

實現快速準確數位設計除錯的可攜式邏輯分析儀

上網時間: 2014年01月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:邏輯分析儀  除錯  數位設計  問題特徵  SoC 

今日的數位設計涉及FPGA、晶片系統(SoC)積體電路和記憶體等不同技術,使其架構變得越來越複雜,速度也越來越快。因此,設計工程師需要一個可以觸發「問題特徵」的工具,然後快速回溯到先前的時間,以便找出導致錯誤的根源。如同今日許多典型的嵌入式設計,在處理大量的訊號時,我們需要一個能夠分辨問題到底是肇因於功能或時序的方法。

利用同步「狀態模式」擷取並追蹤高速資料匯流排,以及使用高速觸發排序器找出特定系統狀況的應用,也面臨著同樣的困境。此外,設計工程師必須能夠追蹤DDR2以及DDR3記憶體位址、控制匯流排,並且善用解碼器、相容性測試工具,以及效能分析工具。最後,為了讓不斷演進的高速差動介面能夠準確地擷取訊號,工程師需同時配備單端和真正的差動探量工具。

新一代的通用型邏輯分析儀現在已可提供上述的數位式除錯功能。過去只有購買高價模組化邏輯分析儀系統,才能獲得同等的效能與功能。一個常見的情境是,設計小組打開數位式原型機時,才發現它並未照所設計的方式運行。如欲探查真正的問題,工程師需仔細檢視目標訊號特性,以便找出產生錯誤的起因。然而,設計更複雜的系統時,示波器,甚或混合訊號示波器,已無法快速呈現整個系統的概況。

此時可先使用邏輯分析儀概略查看系統的功能特性,接著再針對可疑的區域進行深入的除錯與驗證。剛開始除錯時,我們不太知道分析儀該觸發什麼訊號,那麼不妨從逾時訊號或旗標開始著手。分析儀可以藉由觸發錯誤情況,像是逾時訊號或明顯的旗標,來偵測錯誤。

我們以一個部署於Xilinx Zynq 7000系列SoC中的設計為例,其中的基本通訊系統並未如所設計般地將資料送入另一個元件。一個基本狀態機原本應該要驅動將資料寫入另一個元件的程序,而且應該會收到該元件回傳的確認位元,指示已經收到資料,可以再傳送更多資料了。這個過程會一直反覆進行,直到傳送完所有資料為止。

請下載完整版PDF文件:實現快速準確數位設計除錯的可攜式邏輯分析儀

本文由安捷倫科技(Agilent)提供





投票數:   加入我的最愛
我來評論 - 實現快速準確數位設計除錯的可攜式邏輯...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首