Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

富士通半導體打造全新28奈米SoC設計方法

上網時間: 2014年02月13日     打印版  Bookmark and Share  字型大小:  

關鍵字:富士通  28奈米  SoC  設計方法  密度 

富士通半導體(Fujitsu Semiconductor)宣布成功開發一個專為先進 28奈米系統單晶片(SoC)量身打造的全新設計方法,不僅能實現更高的電路密度,同時也可有效縮短開發時間。採用全新設計方法能夠將電路的密度提高33% ,並可將最終的線路佈局時間縮短至一個月。

這種設計方法將整合至富士通半導體的各種全新客製化SoC設計方案中,協助客戶開發RTL-Handoff SoC元件。富士通半導體預計自2014年2月起將開始接受採用這種全新設計方法的SoC訂單。

採用28奈米等頂尖製程技術的SoC元件需要有越來越多的功能與效能,進而要在晶片中佈建越來越多的電路。未來SoC的設計將日趨複雜,開發時間也將會因此較以往增加,同時如何有效解決功耗問題也成為設計業者的更大挑戰。

為因應日趨複雜的SoC設計,富士通半導體所開發出的創新設計方法將能實現更高的電路密度、更短的開發時程和降低功耗,並整合至富士通半導體的各種全新客製化SoC設計方案中,協助客戶開發 RTL-Handoff SoC元件。相較傳統的設計流程,富士通半導體的全新設計方法在相同大小的晶片中可增加33%電路,並可將最終的線路佈局時間縮短至一個月。

全新的獨家設計流程可估算出較容易佈線的平面圖,並根據佈線路徑與時序收斂為內部資料匯流排進行最佳化。這些設計步驟可將無法建置電晶體的White Space數量降到最少,因而可讓晶片容納更多電路。

此專利技術無須更動任何邏輯設計,即可自動針對物理佈線進行網表資料合成,並可提升整體設計的佈線效率和讓時序收斂變得更容易,因而可有效減少最終佈線流程所需的時間,更可達到更高的密度整合度。

富士通半導體是世界級的ASIC供應商,多年來運用在業界累績的傲人成績和專精技術,持續提供一站購足的完整客製化SoC解決方案,其中結合了先進設計建置、製造服務和系統級研究、開發支援等服務。透過上述解決方案,富士通半導體將能支援客戶快速開發高效能及省電的SoC元件。





投票數:   加入我的最愛
我來評論 - 富士通半導體打造全新28奈米SoC設計方...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首