Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

專家觀點:SoC設計不可或缺的RTL簽核

上網時間: 2014年05月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:RTL簽核  SoC  晶片  佈局  設計 

作者:Piyush Sancheti / Atrenta

RTL簽核(signoff)是不可或缺的,原因何在?簡言之,如果你正在設計的 SoC 具有數億個邏輯閘且包含 10 個以上 IP 區塊,那麼您將無法僅在佈局階段完成後才進行簽核。否則您可能需要不眠不休來試圖解決最後階段偵錯所發現的設計錯誤、延遲交付生產,甚至最嚴重時有可能需要晶片重編 (respin)。

過去一年來,這早已建立的「RTL Signoff (RTL 簽核)」概念受到極大關注。然而,一個可被普遍接受的 RTL 簽核定義是否存在?或許還沒有。但是我發現,業界領導者通常是這樣應用:RTL 簽核是一系列完整定義且必須合格通過的要求或規定,RTL碼 必須達到這些要求之後,才能放心將設計交付給後續進行實作,例如合成、佈局等。

一些 RTL 簽核的要求實例如下:高設計功能涵蓋(function coverage,包含高品質判定-assertion),經過證實正確的時脈域交叉(Clock Domain Crossing,靜態與動態驗證)、經過驗證的時序歸範(timing constraints,包含偽路徑及多周期路徑)、最佳功耗(及符合功率預算)、經過驗證正確的功耗設計規劃意圖(UPF)、可接受的可測試性(定值stuck-at)及實速(at-speed) 涵蓋率)及有效率的佈局可繞線性 (擁塞、面積及時序)。

在開始前你需要一套完整的 RTL 簽核要求、這是用來衡量你設計的工具以及產生確保合規性的報告。有些人可能認為這並不是新概念,為何現在提出?有什麼變更?答案在於現代 SoC 設計背景中的兩大主要趨勢:

˙在單一晶片上高度整合眾多功能而造成設計複雜度加劇;

˙愈來愈依賴向外部取得半導體智慧財產權 (IP) 內容,可能來自於協力廠商或來自於公司內其他設計群組。

在許多情況中,SoC 取代前代裝置中的整個印刷電路版 (PCB) 或甚至取代整個裝置。造成將極大量功能 (運算、音訊、視訊、無線、遊戲、外部介面、記憶體介面、電源管理等)塞入僅有姆指大小的單一晶片中。我們開始看到, SoC 設計可具有多達十億以上個邏輯閘。要確保 SoC 功能順暢運作、保證能夠可靠地製造生產、具成本效益、電池壽命長達數小時及立即回應所有命令,是件極耗費心力的工作。我們同樣期待,尋常的小型電子裝置也能符合所有這些需求,這已變得勢不可擋。

由於產品的市場機會(market window)越來越短且產品週期縮減,使得複雜度加劇。有時候市場機會僅有 3 至 6 個月的期限;錯失良機不但無法維持正常獲利率,甚至會轉變成重大損失。由於必須控管此風險,因而愈來愈依賴 IP 重覆使用,造成極大部分的 SoC 設計內容來自於 SoC 團隊外源。

使用經過驗證的 IP 內容可降低設計風險,但仍然存在組合及「規格」合規性等風險。IP 不是隨插即用並且易有錯誤 (bug)、誤用或使用在測試組態之外時可能出現之意外狀況。上述之任何情況發生都可造成原本無風險且依進度進行的任何專案計劃無法按規劃進行。

RTL 簽核可以有效的解決這些問題,因為:

˙相信 RTL 簽核可使設計時間縮減 30% 至 50% (或者可以說使設計延遲的風險降低 30% 至 50%):1. 部分因為,RTL 工具的執行速度比 後段佈局軟體 (layout tool) 更快;以單位時間來看,您可以在 RTL 階段找到並解決更多問題,顯著優於佈局軟體;2. 此外,由於更高品質的RTL,可降低需自佈局回到 RTL 的反覆處理風險, 於佈局時發現的問題若需要進行 RTL 變更,則需要更高成本,因為可能導致佈局設計重新開始。

˙無論是內部或外部來源的IP,RTL簽核皆可非常有效率應用其中。由於大多數採購的 IP 為 RTL,所以RTL 簽核檢查可為強制性,並且可要求 IP 供應商必須進行簽核檢查作為遞交 (handoff) 要求的必要項目,並且必須通過 SoC 團隊驗收檢查。特別是處理可組態 (configurable) 的 IP 時,不能保證供應商已徹底驗證您想要在 SoC 中使用的組態。

˙針對IP 進行嚴謹的 RTL 簽核方法,將使 SoC 層級 RTL 簽核效率更顯著。在 SoC 層級,您必須驗證 所有IP 的預設情況,並且在有不符合時進行必要的校正。一旦驗證完成後,SoC 層級簽核可著重於最上層的 IP 整合及常見的平面問題。在此階段,只要您可以非常有智慧地摘要出 各IP 使用模型,則不需要簽核 IP 內部設計。使用摘要(Abstraction)可大幅改進分析時間 (及硬體需求),進而大幅簡化簽核流程。

在當前競爭趨勢中,RTL 簽核已不再是可有可無的選項;RTL 簽核為設計不可或缺的。多年前,尖端 SoC 設計團隊已從 RTL 簽核中獲益良多。現在,RTL 簽核已成為 SoC 設計流程的主流。若您尚未著手進行,建議您即刻行動。拼湊的檢查清單或隨意組合的工具不是專業方法的替代方案。你不會使用拼湊的檢查進行佈局簽核,同樣的也不應採用任何不合格的 RTL 簽核方案。我們是否能幫助您?毫無疑問,我們確實可以!





投票數:   加入我的最愛
我來評論 - 專家觀點:SoC設計不可或缺的RTL簽核
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首