Global Sources
電子工程專輯
 
電子工程專輯 > 放大/轉換
 
 
放大/轉換  

何時應該選擇JESD204B介面?

上網時間: 2014年09月17日     打印版  Bookmark and Share  字型大小:  

關鍵字:FPGA  JESD204B  德州儀器  標準  介面 

在從事高速資料擷取設計時使用 FPGA 的人大概都聽過新JEDEC標準「JESD204B」的名號。近期許多工程師均聯絡德州儀器,希望進一步瞭解 JESD204B介面,包括與 FPGA 如何互動、 JESD204B 如何讓他們的設計更容易執行等。本文介紹 JESD204B標準演進,以及對系統設計工程師有何影響。

為何有JESD204B標準?

高速資料轉換器設計師原本使用傳統單端CMOS介面,約在十年前改用差分 LVDS 介面,因為後者資料傳輸速率較高(CMOS介面上限約200 Mbps),亦可改善訊號線與供電的雜訊耦合。但LVDS介面的缺點為在採樣速度較慢的情況下較為耗電,因此CMOS介面並未被完全取代,至今仍有人使用。

由於類比數位轉換器的演進必須提高採樣速率及通道密度,業界需要比並聯LVDS更快速、節能的數位介面,故開發出序列介面JESD204,並於2006年4月獲JEDEC通過。JESD204介面為單一通路、高速序列連結一個或多個資料轉換器至一個數位邏輯裝置,運輸速率最高可達3.125 Gbps,但必須傳送共同架構時脈至轉換器與FPGA,以確保架構同步。

但因為JESD204僅支援一條通路與一條序列連結,業界很快發現用途不如預期,故在2008年4月增修標準為JESD204A,可支援多條通路與多條連結,不過速率上限仍為3.125 Gbps。JESD204B於2011年7月研發完成,可克服多項系統設計難題,除了大幅提升傳輸速率至12.5 Gbps,亦新增確定延遲功能,大幅簡化多通道同步。

請下載完整版PDF文件:何時應該選擇JESD204B介面?

作者:Sureena Gupta / Worldwide Analog Marketing,德州儀器(TI)





投票數:   加入我的最愛
我來評論 - 何時應該選擇JESD204B介面?
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首