Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

新思DesignWare MIPI D-PHY縮減50%晶片面積/功耗

上網時間: 2014年10月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:MIPI  D-PHY  DesignWare MIPI D-PHY  CSI-2  DSI 

新思科技(Synopsys)發佈首款支援 MIPI D-PHY v1.2 規格的 DesignWare MIPI D-PHY IP,每條通道可傳輸高達2.5Gbps的資料量,同時減少開發影像感測器和顯示器應用裝置的成本,較其他解決方案可減少晶片面積和功耗達50%,不但降低SoC矽晶成本,還能延長行動、消費性和車用裝置的電池續航力。

該新款 D-PHY 解決方案符合行動產業處理器介面聯盟(MIPI Alliance)制訂的 MIPI D-PHY v1.2規格,與 DesignWare MIPI DSI 、 CSI-2 控制器和驗證IP(VIP)組成一套完整的解決方案,除了降低整合風險外,也能減少SoC晶片連結各種影像感測器和顯示器所耗費的時間。

新思科技DesignWare MIPI D-PHY 是在 MIPI CSI-2和 DSI 主機及裝置應用上所使用的實體層,可讓行動和嵌入式應用的SoC晶片與影像感測器及顯示器相互連結。同時, DesignWare MIPI D-PHY 是第一個符合MIPI聯盟D-PHY v1.2規格的D-PHY IP,可讓每條傳輸通道的執行速度達2.5 Gbps。

針對高解析度的資料輸出, DesignWare MIPI D-PHY 的四條傳輸通道加總起來可支援10Gbsp的傳輸速度;而八條通道則可達20 Gbps。此外, DesignWare MIPI D-PHY 的可配置選項能讓設計人員減少針對多樣化應用所需的SoC設計數量,以加速上市時程。

新思科技IP及原型建造行銷副總裁John Koeter表示,因應節奏快速、競爭激烈的行動市場,新思科技推出極小面積和超低功耗的D-PHY,協助設計人員設計出不同以往的SoC,以降低矽晶成本和延長電池續航力。新思高品質的IP組合,符合最新 MIPI 聯盟的標準,讓設計人員得以將最新功能整合至因應行動與消費性市場的SoC當中。

最新的 DesignWare MIPI D-PHY 目前已用於16奈米 FinFET 製程,預計2015年初將推出28奈米製程的版本。 MIPI D-PHY v1.2 的 VIP 已經上市。





投票數:   加入我的最愛
我來評論 - 新思DesignWare MIPI D-PHY縮減50%晶片...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首