Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

SoC FPGA性能滿足小型基地台需求

上網時間: 2014年12月08日     打印版  Bookmark and Share  字型大小:  

關鍵字:SoC FPGA  DSP  小型基地台  數位前端  洩露電流 

Nilam Ruparelia,美高森美公司策略行銷總監

雖然推動業界向小型基地台轉變的因素眾多,但其中最重要的可能是消費者想要隨時隨地都能以高速鏈路有效地連接到服務供應商,而服務供應商的任務就是找到更具成本效益的方法,為其用戶提供所需的高頻寬。

方法之一如圖1左所示,在集中式和標準化伺服器硬體中,利用現有的高速光纖互連來加強無線基地台的基頻處理。使用光纖和標準通訊通道(例如CPRI)可連接至遠端無線電頭端(RRH)。可接取至自家光纖的電信業者可能會發現這個方法具有更高成本效益。使用標準伺服器可能使得廠商將某些處理功能轉移到更接近消費者,因而提供新的特性和營收來源。

圖1:集中式網路與小型基地台網路的比較
圖1:集中式網路與小型基地台網路的比較

另一個方法就是小型基地台,如圖1右所示,使用幾種不同類型的蜂巢式(故常被稱為異質網路)來提供不同的覆蓋範圍。這些基地台將無線電前端和基頻後端功能結合在整合的小型空間內,因而無需安裝昂貴的無線電塔,並使其更易於部署附加容量到快速成長的區域,或者涵蓋至未被大型無線電塔覆蓋的死角。較小的覆蓋區域不必使用高速光纖來連接網路,而且可能利用其它現有銅纜連接用於回程鏈路。

在這樣的部署下,小型基地台與集中的途徑存在完全不同的DSP要求。

建置小型基地台的DSP要求

DSP處理器供應商傾向於將開發工作集中在像家用基地台(Femtocell)這樣的最大量市場。這些設備的範圍較小,通常位於住宅內或在一個戶外焦點內,這意味著容易部署,而且能提供擴展而無需無線電塔的佔用空間。家庭基地台對成本、佔用空間和功率最為敏感,因而整合式解決方案往往成為首選方案。通常在Femto級的設備中,單個DSP就是一個主要處理元件,並且在單一處理元件中結合了無線電相關功能和基頻功能。

當轉變到Pico級和Micro級設備時,就需要更多的覆蓋範圍、更大的處理功率和各種不同的介面。典型設計會利用來自現有Femto方案的DSP,然後採用SoC FPGA增強,以提供額外的DSP功能、負責系統管理與橋接或介面功能。

隨著SoC FPGA的DSP能力不斷發展,已使其成為DSP處理器的理想配套元件。例如,FPGA能夠建置平行DSP管線,提供滿足即時頻寬需求的高能效方案,從而有效補強了由DSP處理器所提供的更多連續處理途徑。基於快閃記憶體的FPGA還可提供更低靜態功耗的DSP能力,因為FPGA架構配置了非揮發性單元,所以每個單元的洩漏電流比基於SRAM的FPGA減少1,000倍。低靜態功耗至關重要的,因為對於小型基地台部署來說,電力非常珍貴。SoC FPGA提供額外的橋接、緩衝、轉化和安全能力,可以滿足小尺寸、低成本和小型空間的關鍵要求。

使用美高森美SmartFusion2 SoC FPGA的設計為例(參考圖2),SoC FPGA管理網路介面,透過JESD204X介面連接到外部ADC/DAC,為來自DSP卸載的關鍵前端DSP功能提供硬體加速。能夠卸載DSP各種實體層功能,例如波峰因素抑制(CFR),並在SoC FPGA上建置,就可以釋放出大量頻寬。

而且,在SoC FPGA上實現的網路介面和橋接功能,如CPRI或乙太網路,可以使小型基地台能夠與各種回程網路連接。這只是在DSP和SoC FPGA之間如何劃分記憶體、處理和介面管理來改進整個系統設計案例之一而已。

圖2:使用美高森美SmartFusion2 SoC FPGA和DSP的小型基地台設計
圖2:使用美高森美SmartFusion2 SoC FPGA和DSP的小型基地台設計

小型基地台方案必須滿足安全要求。例如保護小型基地台設計智慧財產權(IP)免於反向工程或複製是至關重要的。晶片上(On-chip)嵌入式架構的記憶體配置和加密位元串流(bit stream)程式,均有助於自動保護設計IP,甚至是在一個低安全性的設施中進行生產期間,IP也必須受到保護。

更多安全問題的發生主要是因為小型基地台設備部署在一些大型無線電塔或集中設施等難以接取的地點時,也不易於受到入侵保護。在一些較易接取的位置,設備需要主動的篡改保護,並免於受到利用邊際通道等先進入侵技術的攻擊,如差分功率分析(DPA)。

在此推薦針對配置和位元串流載入的內建防篡改能力和抗DPA演算法。網路介面也可成為攻擊來源,因此FPGA必須具有確保遠端更新(例如透過加密和驗證配置位元串流)的特性,並實現安全的啟動功能(防止受到試圖替換CPU啟動程式碼的攻擊)。

在小型基地台設計中,支援安全啟動功能是全球主要廠商一致的要求,因為小型基地台容易受到實體攻擊以及基於網路的攻擊。假如小型基地台的啟動程式碼被盜用,例如被攻擊者安裝了隱匿程式(rootkit),而這些程式存留在啟動程序後或甚至在啟動程式碼遠端更新後,網路的其餘部份便更易於受到進一步攻擊和利用。潛在的機密資料損失(可能是數百萬客戶的信用卡交易),不管是對需要保護客戶資料安全的企業,還是保護企業客戶機密資料的小型基地台設備公司來說都是一項災難。

使用SoC FPGA建置數位前端功能

從DSP卸載到SoC FPGA的最常見功能就是那些與小型基地台數位前端(DFE)部份有關的功能,例如數位上變頻(DUC)、數位下變頻(DDC)和數位預失真(Digital Pre-Distortion)和波峰因數抑制(CFR)等。

當執行在其非線性區域時,透過減少所產生的失真,DPD適用於增加功率放大器的效率,使用DPD可提供多達30-40%的效率增益。典型的DPD方案可使用大約100個大型SRAM模組、5K到7K的LUT和20個DSP模組來支援大約40MHz的聚合頻寬。

DUC濾波器向上變頻基頻訊號到更高的採樣頻率,而且還可在傳送到DAC之前作為CFR或DPD功能的輸入以進行傳輸。DUC還可透過包含混頻級,將多載波結合到複合訊號中。典型的DUC方案使用20~40個DSP模組、1~2個大型SRAM模組,以及4K~6K的LUT,取決於所支援的聚合頻寬(通常在20~40 MHz)。

DDC使用ADC輸出,在輔助RF訊號處理功能之後,完成濾波和輸入RF採樣頻率向下變頻到基頻處理採樣頻率。DDC還可以實現頻率變換,將多載波系統的每一載波轉換到合適的基頻,以便進行解調。DDC方案通常需要25~50個DSP模組、1~2個大型SRAM,以及3K~6K的LUT來實現約20~40 MHz的聚合頻寬。

在無線通訊中CFR可用來限制訊號傳輸的動態範圍。CFR通常與DPD結合在一起,這是因為由CFR產生的較小動態範圍簡化了用於DPD的線性化過程。典型的CFR方案假設聚合頻寬在20~60 MHz,需要40~80個DSP模組、20~30個大型SRAM模組,以及6K~8K LUT。

使用平行管線方法來建置上述功能是一種常見的技術,可在DSP導向FPGA設計中最佳化性能和功率效率。當需要高頻寬時,多個運算‘管線’能以平行方式執行。而每一管線的時脈頻率還可以經調節來提供額外的效率,將管線輸送量調整到網路的即時需求上。在這樣的方案中,SoC CPU可負責管理和分配運算頻寬,以便自動化匹配外部DSP需求,這樣外部DSP便可以專注於處理功能而非管理功能。

透過低功率特性擴展功效

功率效率也可以來自現代FPGA元件提供的其它低功率特性。例如,相較於使用‘軟體’建置的功能,透過專用硬體建置的固定功能具有比較低的功率特性。包含專用ARM Cortex-M3級CPU的SoC FPGA和大量相關的週邊設備(序列介面、計時器、DMA和DDR控制器)的SoC FPGA具有超過軟功能方案的明顯低功耗優勢。在許多情況下,當大量的較高功耗晶片間(inter-chip)通訊(在單獨的FPGA和MCU情況下)被較低功耗的晶片內通訊(在SoC FPGA情況下)取代時,SoC FPGA方案便較使用FPGA和單獨MCU的方案更節能。

功率效率還可能來自建置FPGA配置記憶體的技術。使用嵌入在FPGA架構中的非揮發性配置記憶體的FPGA具有非常低的靜態電流,這是由於基於快閃記憶體的配置單元固有的低電流需求。如圖3所示,典型的SRAM配置單元透過六個電晶體使用主動電源來保持狀態資訊。洩漏電流存在於整個單元中,從電源到接地,並且延伸至位元線。相形之下,基於快閃記憶體的配置單元僅使用單個電晶體,不需要主動電源來保持它的狀態,洩漏電流減少了1,000倍。

圖3:SRAM單元與快閃記憶體單元的洩漏電流比較
圖3:SRAM單元與快閃記憶體單元的洩漏電流比較

某些SoC FPGA如SmartFusion2,還包含嵌入式SRAM(64KB)和嵌入式非揮發性記憶體(高達512KB),另有基於架構的更小記憶體模組。使用嵌入式SRAM來保持大量DSP資料組,通常比大量小型分散式記憶體更節能,因為它消除了在基於架構的方案中所需的數以百計中間訊號。這消除了與驅動數百個晶片訊號相關的動態電流。可儲存大量晶片非揮發性資料的能力也降低了整個系統功率需求,因為它無需額外的串列快閃記憶體(這通常得額外使用用10~15mA的工作電流)。

在以通訊為導向的設計中,序列介面是一種普遍存在的元素,通常在需要橋接和介面轉換時使用。遺憾的是,在這些設計中序列介面可能成為大電流消耗的來源。當設計高速串列器/解串器模組時,在專用邏輯(如硬PCIe控制器)中建置高階功能改善了功效,這和使用低功耗架構一樣。例如,SmartFusion2 SoC FPGA中使用的SERDES架構可達到低至如在PCIe x4 Gen1方案中使用5G SERDES的13mW/Gbps/Lane功耗水準。

用於小型基地台網路的SoC FPGA

邁向異質與分散式無線基礎設施的演進正持續快速發展。在各種等級的小型基地台網路部署中,SoC FPGA提供了靈活性和功效來建置所需要功能範圍。在某些方案中,針對尺寸、功率和成本限制最嚴格的系統,SoC FPGA可單獨建置;而在更大型、更多特性和以性能為導向的方案中,SoC FPGA可作為基於DSP設計硬體擴展來建置,從而改善靈活度與和功效。美高森美SmartFusion2等基於快閃記憶體的SoC FPGA具有固有的低功耗特性,例如顯著降低的靜態電流、硬CPU、功率最佳化SERDES和大型晶片NVM以及SRAM模組,為小型基地台提供了必要的低功率、小尺寸、處理靈活度與安全性。





投票數:   加入我的最愛
我來評論 - SoC FPGA性能滿足小型基地台需求
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首