Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

FPGA除錯方案加速嵌入式系統驗證

上網時間: 2015年03月05日     打印版  Bookmark and Share  字型大小:  

關鍵字:FPGA  Exostiv  Yugo Systems  除錯  驗證 

過去十年來,比利時公司Byte Paradigm一直是高階FPGA系統的設計資源中心,以及電子系統的測試與除錯解決方案供應商。最近,該公司發佈旗下全新品牌Yugo Systems,並計劃進一步擴展其FPGA除錯與驗證產品組合。

隨著全新品牌的推出,Yugo Systems系列最近新增一款獨特的FPGA除錯解決方案——Exostiv,據稱其作業速度可提供較傳統嵌入式儀控解決方案更高達200,000倍以上的可觀測性。

圖1:Exostiv與傳統嵌入式邏輯分析儀解決方案的比較。數字顯示每個解決方案所提供的相對可觀測性。
圖1:Exostiv與傳統嵌入式邏輯分析儀解決方案的比較。數字顯示每個解決方案所提供的相對可觀測性。

Byte Paradigm執行長Frederic Leens表示,“多年來,我們一直在積極地設計FPGA以及協助我們的客戶為其系統進行除錯,但在採用FPGA供應商提供的有限工具時,我們也遭遇到FPGA設計人員通常會經歷的挫折。”

“早在2011年,我們開始研究一種基於硬體的新式除錯工具,它能夠改善設計人員存取FPGA內部記憶體。雖然我們聽說Tabula當時也在開發一項有趣的設計,但我們的研究主要在於改善現成FPGA的可視性。”

Leens指出,設計人員通常希望盡可能地即時看到最多的設計作業,但當今的嵌入式除錯工具和內建測試功能有限,每一次只能支援幾千位元組(kByte)的資訊。

透過採用Exostiv,設計人員並不需要為了嵌入式除錯與內建測試而擱置FPGA的內部記憶體。相反地,它能夠經由能以FPGA收發器饋送超過32,000個節點資料的快速存取點進行外部分析(在系統中配置作為專用IP)。透過多達四條6.6Gb/s專線傳輸到高達8GByte的外部記憶體,利用該公司專用於處理TB級資訊的MYRIAD波形查看器可進一步分析資料。

圖2:Exostivs資料流程。
圖2:Exostivs資料流程。

除了指出FPGA設計人員面臨的除錯限制以外,Leens還強調在高階FPGA中的另一個現實:邏輯資源增加的速度比記憶體數量更快,使其無法完全僅依靠FPGA記憶體擷取資訊。

雖然該公司採用專有的商用FPGA在內部自行開發新款除錯解決方案,但Leens表示也歡迎與其他FPGA供應商採取某種形式與的合作夥伴關係,透過Yugo Systems的部份IP可作為進一步提升設計可觀測性的硬模組。

目前,Exostiv已提供給幾家客戶進行測試,預計將在2015年第二季開始供應。

編譯:Susan Hong

(參考原文:FPGA Debug Goes Outside with New Hardware,by Julien Happich)





投票數:   加入我的最愛
我來評論 - FPGA除錯方案加速嵌入式系統驗證
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首