Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

智原完整矽IP擴展聯電55奈米eFlash製程方案

上網時間: 2015年03月17日     打印版  Bookmark and Share  字型大小:  

關鍵字:55奈米  嵌入式快閃記憶體  eFlash  矽智財  SST 

聯華電子(UMC)與智原科技(Faraday Technology)共同發表以聯電55奈米低功耗嵌入式快閃記憶體(eFlash)製程的基礎矽智財元件庫、記憶體編譯器,以及關鍵介面IP等。這套完整的55奈米 eFlash 解決方案可同時滿足市場對低功耗與高密度的設計需求,尤其適用於各種物聯網(IoT)與穿戴裝置等應用。

對於需要長時間待機的電子裝置,為了延長電池續航力,低功耗的設計是首要門檻。為了滿足這樣的需求,智原透過低漏電記憶體週邊的最佳化設計,將記憶體編譯器的功耗大幅降低,甚至在待機模式(stand-by mode)時,降低幅度達70%以上。

功能強大的I/O元件庫在數位與類比介面都有提供,並有一套與5.0伏特介面相容的高壓I/O元件庫可供選擇。這些IO元件庫都是採用聯電高臨界電壓HVT的核心元件所設計完成, 以達到降低漏電的功能。除了基礎IP之外,智原也開發完成了一些關鍵介面IP,包含採HVT設計低功耗USB 2.0 OTG PHY,在閒置狀態(idle mode)下,相較於傳統方法所設計出的OTG PHY,大幅降低了65%的功耗。

智原科技市場處處長暨發言人顏昌盛表示,「針對低功耗的應用產品,智原從0.18微米、0.11微米、到現在的55奈米eFlash製程,與聯電始終保持非常密切的合作關係,以建構強大的解決方案平台,提供客戶採用。智原奠基於長期以來所累積的IP開發實力以及對聯電製程的熟悉度,所以這次得以推出大幅降低功耗的矽智財。而隨著這項重大里程碑的達成,以及智原與聯電的持續合作,相信雙方的客戶都將能在最短的時間內,攫取物聯網市場的新興商機。」

聯華電子矽智財研發暨設計支援資深處長林世欽表示,「聯華電子持續致力於擴大我們在IP資料庫上的建構,以帶給物聯網晶片設計人員更滿意的低功耗效益。我們的55奈米低功耗 SST eFlash 技術是一個已經被廣泛採用、有強大IP與設計資源投入、可供量產的製程。很高興能有智原加入聯電55奈米製程平台的解決方案,協助客戶進一步擴展功耗導向的應用市場商機。聯華電子期待能和智原有更進一步的合作,以滿足未來需求。」

智原的完整55奈米低功耗 SST eFlash IP 包含有標準元件庫、記憶體編譯器、可程式 diffusion ROM、Via ROM、IO元件以及低功耗USB 2.0 OTG PHY等。而因應不同需求,有包含7軌的miniLib、8軌的通用型元件庫,以及12軌的 UHS-Lib 可供選擇。同時,全系列也都搭載了 PowerSlash 、多種電壓Vt元件等低功耗管理機制所需的元件庫。





投票數:   加入我的最愛
我來評論 - 智原完整矽IP擴展聯電55奈米eFlash製程...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首