Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

理解峰值浮點性能運算

上網時間: 2015年04月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:FPGA  浮點運算  Altera  FLOP  DSP 

DSP、GPU和 FPGA 被用來當作很多CPU的加速器,在性能和功率效益方面具有優勢。考慮到運算架構的多樣性,設計人員需要一種統一的方法來對比性能和功率效益,被認可的方法是測量每秒浮點運算次數(FLOP)。

按照IEEE 754標準,FLOP被定義為單精確度(32位元)或者雙精度(64位元)的數字加法或者乘法。所有更高階函數,例如除法、平方根和三角函數運算,都可以使用加法器和乘法器來建構。所有這些運算功能,以及其他常用的函數,例如快速傅立葉轉換(FFT)和矩陣運算等,都需要加法器和乘法器,在所有這些架構中,加法器和乘法器一般都是1:1。

讓我們看一下我們如何根據其峰值FLOPS來對比 DSP 、GPU和FPGA架構的性能。在最大運作頻率下,透過加法器和乘法器運算的總和來確定峰值FLOPS比。這代表了運算的理論極限,不過在實際應用中很難達到,因為一般不可能實現在所有時間、所有運算單元上都保持運行的演算法,但它還是提供了實用的對比指標。

首先,我們考慮DSP GFLOPS性能。對此,我們選擇德州儀器(TI)的TMS320C667x DSP做為實例元件。這一個DSP包括了8個DSP核心,每一個核心含有兩個處理子系統。每一個子系統包括4個單精確度浮點加法器和4個單精確度浮點乘法器,總共有64個加法器和64個乘法器。最快的能夠運行在1.25 GHz,峰值性能達到160 GigaFLOPs (GFLOPs)。

請下載完整版PDF文件:理解峰值浮點性能運算

作者:Michael Parker / Altera首席DSP產品規劃經理





投票數:   加入我的最愛
我來評論 - 理解峰值浮點性能運算
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首