Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

ARM與聯電合推55奈米超低功耗製程實體IP

上網時間: 2015年05月20日     打印版  Bookmark and Share  字型大小:  

關鍵字:ARM  聯電  55ULP  實體IP  物聯網 

IP 矽智財授權商 ARM 與台灣晶圓代工大廠聯電(UMC)日前共同宣布 ARM Artisan 實體 IP 解決方案的新進展,加速以ARM處理器為核心的嵌入式系統和物聯網相關應用蓬勃發展。聯電的55奈米超低功耗製程(55ULP)技術,能讓新推出的實體IP產品協助晶片設計團隊,加速並簡化為物聯網和其他嵌入式系統開發ARM系統單晶片(SoC)。

對許多講求低耗電的應用而言,盡可能最大化電池使用壽命是成功設計的關鍵。Artisan實體IP平台將強化聯電的ULP技術,最大化電源效率和降低漏電功耗。主要功能如支援厚閘極氧化層(thick gate oxide)和多通道長元件庫,讓SoC工程師能運用各種工具實現物聯網應用的最佳化設計。聯電 55ULP 實體 IP 即日起於 ARM DesignStart 網站供貨。

Artisan元件庫將支援:0.9V 超低電壓範圍,和1.2V電壓範圍操作相比,最高可節省44%動態電力和25%漏電功耗;多通道元件庫提供各種臨界電壓(Vt)選項,可讓SoC工程師在漏電功耗和效能之間有多種組合選擇。長通道元件庫可進一步降低高達80%的漏電。電源管理工具組(PMK)可減少動態電力和漏電的損失。

此外 Artisan創新的厚閘極氧化層元件庫可大幅降低不斷電元件(always ON cells)的漏電值(比一般標準電路低350倍)。此元件庫可與較高電壓(包括物聯網裝置使用的電池電壓)連接,因此還具備了免裝電壓調節器的優勢。次世代高密度記憶體編譯器提供多重電力整合模式,在極小化待機漏電功耗時保留存儲狀態。運用這些模式,SoC工程師可比一般待機減少高達95%的漏電。





投票數:   加入我的最愛
我來評論 - ARM與聯電合推55奈米超低功耗製程實體I...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首