Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

新思以台積40奈米ULP製程開發物聯網平台

上網時間: 2015年06月15日     打印版  Bookmark and Share  字型大小:  

關鍵字:Synopsys  台積電  40奈米  ULP  物聯網 

新思科技(Synopsys)宣布與台積電(TSMC)共同合作,在台積電 40奈米超低功耗(ultra-low-power,ULP)製程技術上開發整合式物聯網(IoT)平台。此IoT平台整合廣泛的DesignWare IP,包括結合超低功耗ARC EM5D處理器核心的整合感測器暨控制IP次系統、優化功耗及面積的邏輯庫、記憶體編輯器、NVM、MIPI 、USB介面以及類比數位轉換器(ADC)。

高效能、低功耗的IoT平台提供設計人員預先驗證(pre-validated)的解決方案,針對需要感測融合(sensor fusion)及聲音辨識等應用提供節能且always-on的運作。從多重感測器擷取資訊並能聰明(smart)運用相關資訊,乃至將結果傳至雲端的能力,促成了IoT應用的創新,尤其反應在穿戴式應用及機器對機器溝通(machine-to-machine)的市場。

新思科技提供完整的DesignWare IP組合,能滿足特殊IoT SoC設計的需求;其內容包括:

˙預先驗證之軟硬體感測器暨控制IP次系統能大幅節省面積及功耗,並降低系統層級(system-level)的延遲(latency)。此外,無匯流排(bus-less)的架構及具備高面積效率的硬體加速器,也讓次系統的循環週期達到數量級減少(magnitude reduction)。

˙高功率效能的ARC EM5D處理器核心具備完整的RISC和DSP 指令集(instructions)以及可客製化的硬體擴充(hardware extension) 。

˙面積最佳化的介面IP,包含通過矽驗證(silicon-proven)的USB並具備充電和省電特色。

˙功率最佳化的工具組加上超高密度邏輯庫和多位元正反器(multi-bit flip-flop)能將功耗及面積降至最低,同時,可相容的厚氧化物邏輯庫能為always-on功能帶來低漏電率。

˙高密度、低電壓的記憶體編譯器結合最小的TSMC bit cell與支援嵌入式快閃記憶體(embedded flash)的整合測試及修復功能。

新思科技embARC開放軟體平台讓ARC軟體開發人員能在網路上取得一整套的免費開放原始碼(open-source)軟體,以減輕他們在開發IoT和其他嵌入式應用程式碼的負擔。embARC包含經常在IoT相關應用中使用的元素,如:MQTT 和CoAP 網路通訊協定以及FreeRTOS和Contiki OS作業系統等。





投票數:   加入我的最愛
我來評論 - 新思以台積40奈米ULP製程開發物聯網平...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首