Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

聯電公佈14奈米FinFET製程最新進展

上網時間: 2015年06月30日     打印版  Bookmark and Share  字型大小:  

關鍵字:聯電  14奈米  FinFET  Synopsys  ARM 

晶圓代工大廠聯電(UMC)日前宣布,與 ARM合作、基於聯電14奈米FinFET製程生產的PQV測試晶片已經投片(tape out),代表ARM Cortex-A系列處理器核心通過聯電高階晶圓製程驗證;同時聯電也宣布與新思科技(Synopsys) 拓展合作關係,於聯電14奈米第二個PQV測試晶片上納入新思DesignWare嵌入式記憶體IP與DesignWare STAR記憶體系統測試與修復解決方案。

與ARM的14奈米合作案延續自雙方成功將ARM Artisan 實體 IP整合至聯電28奈米高介電金屬閘極(High K/Metal gate)量產製程。而聯電14奈米FinFET製程技術驗證,是聯電FinFET製程啟動其他IP生態系統的第一步,包括基礎IP 矽智財(foundation IP)和ARM處理器實體設計。

ARM實體IP設計事業部總經理Will Abbey表示:「ARM和聯電已在數個技術世代上持續合作,且成果卓越。採用聯電14奈米FinFET製程的Cortex-A系列核心測試晶片正式設計定案,對我們來說十分振奮。ARM與聯電將針對此高階製程技術的研發持續保持緊密合作。」

此外聯電與新思合作開發的第二個14奈米PQV,提供了更多矽資料,可讓聯電進一步微調其14奈米FinFET製程以實現最佳化的功耗,效能與位面積表現。雙方已成功設計定案了第一個聯電14奈米FinFET製程PQV,包含了新思科技DesignWare邏輯庫與StarRC寄生電路抽取工具(parasitic extraction tool),而此次PQV則繼續拓展夥伴關係。

新思科技IP暨原型建造行銷副總裁John Koeter指出:「新思科技與聯電擴展的合作關係展現了雙方共同的目標,也就是協助晶片設計公司在聯電製程上,將我們的DesignWare矽智財結合到其系統單晶片設計上。現已有超過45顆FinFET測試晶片設計定案(tapeout),新思科技將持續傾全力致力於為FinFET製程提供高品質矽智財,使晶片設計公司能夠降低整合風險,並加速量產時程。」

聯電表示,該公司14奈米FinFET製程已經展現卓越的128mb SRAM產品良率,並預計於2015年底接受客戶投片。





投票數:   加入我的最愛
我來評論 - 聯電公佈14奈米FinFET製程最新進展
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首