Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

EUV微影技術準備好了嗎?

上網時間: 2015年08月06日     打印版  Bookmark and Share  字型大小:  

關鍵字:EUV  超紫外光  微影  光罩  半節點 

少了EUV,7nm也只是半節點

IBM、IMEC、英特爾(Intel)、三星(Samsung)和台積電(TSMC)等業者目前至少都使用了一種最新的EUV系統。至今,大多數的系統也都升級到80W光源了。

然而,ASML的Wennik說:“也許業界還有很多人並不看好EUV,但是從技術角度看來,我們即將實現這項技術。”

事實上,觀察人士認為,這一局勢將會發生轉變。半導體市場分析公司Future Horizons執行長兼首席分析師Malcolm Penn表示:“我們一直在懷疑EUV的能力,但現在看來各種技術匯流將有助於實現最後的目標。”

IMEC製程技術開發資深副總裁An Steegen強調,“業界對於晶圓產出的強勁發展藍圖,讓我們有信心EUV將在N7製程時準備就緒。”

儘管如此,使用的昂貴的EUV系統將受限於每晶片三個關鍵層。針對7nm製程,EUV系統可在單次實現目前採用浸潤式微影需要3至5次才能完成的步驟。

少了EUV,7nm也只是半節點
如果少了EUV,在7nm時採用浸潤式微影的步驟將大量增加

Steegen預計,目前仍在實驗室開發階段的定向自組裝(DSA)技術可望最先用於7nm節點。DSA將有助於減少使用多重圖案的需求數量。

如果EUV系統無法在未來的18個月內準備好用於量產,晶片製造商就得在缺少EUV的情況下展開7nm製程。Steegen指出,在這種情況下,7nm或許將成為一種半節點,而不是一項完整的微縮技術。而這對於晶片設計者的限制也將變得更加嚴格——相較於20nm導入雙重圖案後的限制而言。

Steegen說:“你可以加大間距以及簡化設計,使其變得更有利於微影技術......但有些時候它可能需要五次的曝光。”

總之,晶片顯然將會變得比以前更加昂貴。因此,最後可能只有最大型的FPGA和處理器才會利用這種先進製程。利潤也將會大幅縮水,大家都得勒緊皮帶過日子,許多廠商可能沒好日子過了。

除了微影技術存在巨大的挑戰,如何善加利用7nm進行製造也造成激烈辯論。 Steegen認為當今的3D電晶體——鰭式場效應電晶體(FinFET)將讓位於新型的環繞式閘極(gate-all-around)奈米線。

此外,像鍺這一類具有高遷移率的新材料也很需要。一位分析師預測,英特爾去年開始在10nm時利用鍺和砷化鎵銦(InGaAs)製造量子阱場效應電晶體(FET)。從EUV、新型電晶體結構和新材料等諸多新元素數量來看,7nm可能會是半導體產業發展史上最困難的製程節點之一。


ASML發佈最新的EUV進展

(下一頁繼續:10nm的每閘極成本)


 First Page Previous Page 1 • 2 • 3 • 4 Next Page Last Page



投票數:   加入我的最愛
我來評論 - EUV微影技術準備好了嗎?
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首