Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

EUV微影技術準備好了嗎?

上網時間: 2015年08月06日     打印版  Bookmark and Share  字型大小:  

關鍵字:EUV  超紫外光  微影  光罩  半節點 

10nm的每閘極成本

儘管最近對於10nm節點的預測樂觀,但它的每閘極成本可能無法如預期般地降低。根據IMEC的Steegen表示,10nm將會是第一個需要三重圖案以及多達6層光罩的節點,顯然會大幅增加最終的開銷。

大多數的晶片製造商表示,目前所使用的20nm和14/16nm先進節點,每顆電晶體的成本已經增加了。只有英特爾可說是個例外,該公司宣稱其成本在14nm時仍持續降低。市場觀察家Handel Jones最近也預測,10nm節點將會比先前的製程世代更具成本效益。

不過,Steegen對此預測持保留態度,“我知道在10nm時的成本將會增加,而且也知道可以有技巧地使其降低,但淨成本是否減少、維持現狀或提高,則視每家晶圓廠及其設備而異。”

相較於目前為關鍵層使用雙重圖案、兩次微影步驟的製程,三重圖案所需的額外光罩成本將會變得‘十分可觀’。因此,巧妙的結合製程與設計技巧將有助於減輕所需的成本負擔,但究竟能降低多少成本,目前仍不得而知。

透過金屬顯影微縮可以提供更大的面積,並降低每電晶體的成本。此外,間距也可能較寬鬆些,她說。

Wennick宣佈,ASML將在今年年底以前推出一款升級的7nm浸潤式微影步進機,它能夠達到每小時275片晶圓(275w/h)的產出效率,較目前的200w/h更高得多。分析師Penn認為,這將會是有利於減輕10nm成本負擔的一大進展。


ASML預計在今年年底前推出7nm浸潤式微影系統,可望達到275w/h的晶圓產出效率

EUV技術也可能被加以改造,在因應第二代10nm製程時才及時出現。如果是這樣的話,它應該能夠用於處理一次或三次曝光圖案層,不過該系統也將減緩整體吞吐量。此外,由於該系統十分昂貴,因而是否可真的降低10nm成本將取決於其折舊週期。

“儘管某種程度上已經決定了10nm的未來,但這並不表示無法為其改造EUV工具,”IMEC的Van den Hove說,“我知道有幾家公司迫切地想要在10nm時使用EUV。”

好消息是大部份的晶片製造商預計在10nm時製造第二代FinFET,這是一種他們較有經驗掌握的電晶體類型。由於英特爾已經展示其14nm的第二代FinFET製程,接下來的鰭片(Fin)將會變得更高且更薄。

更重要的是,Steegen強調,“至今我們所分析的N10製程提供了一個完整的微縮節點。”



IMEC認為,金屬顯影技術可望大幅減少晶片面積(上圖),但卻也存在性能缺陷(下圖)。

(下一頁繼續:邏輯元件亟需堆疊新方式)


 First Page Previous Page 1 • 2 • 3 • 4 Next Page Last Page



投票數:   加入我的最愛
我來評論 - EUV微影技術準備好了嗎?
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首