Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

新思10奈米FinFET製程獲台積電認證

上網時間: 2015年10月12日     打印版  Bookmark and Share  字型大小:  

關鍵字:10奈米  FinFET  佈局繞線  設計工具  QoR 

新思科技(Synopsys)旗下佈局繞線(place and route)解決方案IC Compile II,以及Galaxy Design Platform數位和客製化設計工具,雙雙獲台積電(TSMC)10奈米FinFET(N10FF)V0.9版本的認證,同時預計將於今年第四季完成現正進行中的V1.0版本認證程序。

IC Compiler II為新思科技先進設計佈局繞線方案IC Compiler的新一代產品,可進一步加強設計生產力,並滿足台積電對產品認證的高品質成果(QoR)要求。IC Compiler II是專為縮短設計生產週期(design turnaround)所打造的佈局繞線解決方案,其全新的創新技術架構涵蓋資料模型、元件庫以及功能更強大的核心引擎(code engine),可將多核(multi-code)和多機(multi-machine)擴充性最大化。此外,已取得專利的調適性資料萃取(adaptive abstraction)及緊密的資料封裝(data encapsulation)技術,可執行大型積體電路設計規畫任務,並同時加快實作的時程。

除此之外,新思科技Galaxy Design Platform數位和客製化設計工具也取得台積電10奈米FinFET(N10FF)製程V0.9版本的認證。經此認證,晶片設計工程師可將IC Compiler II的高效能(throughput)充份運用在台積公司的10奈米製程中;而第V1.0版本的認證程序也預計將於今年第四季完成。

獲驗證平台所提供的技術包括:繞線規則、實體驗證程序執行檔(physical verificationrunset)、準確簽核(signoff-accurate)萃取技術檔案與SPICE相關的統計時序分析(statistical timing analysis),以及針對FinFET製程的可相互操作製程設計套件(interoperable process design kits,iPDKs)等。

此次認證延續了台積電與新思科技長久的合作關係,也將使系統單晶片(SoC)設計人員得以在10奈米製程中達到最優異的功率、性能和面積成果。





投票數:   加入我的最愛
我來評論 - 新思10奈米FinFET製程獲台積電認證
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首