Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

新思介面IP方案與10nm FinFET設計架構獲獎

上網時間: 2015年11月03日     打印版  Bookmark and Share  字型大小:  

關鍵字:介面IP  10奈米  FinFET  電子設計自動化  EDA 

新思科技(Synopsys)近日宣佈其介面IP解決方案以及與台積公司共同開發10奈米FinFET設計架構,獲頒台積公司雙料「2015年度夥伴獎」(2015 Partner of the Year)。新思科技和台積公司合作已超過15年,最近更加速採用FinFET技術,促使10奈米製程達到最佳功耗、效能及區域使用。這是新思科技連續第5年獲台積公司頒發優異介面IP及電子設計自動化(EDA)獎項。

新思科技策略聯盟及專業服務副總Glenn Dukes表示:「新思科技與台積公司的共同目標是提供廣泛的、通過驗證的IP組合及設計工具,以支援台積公司的製程技術。」「我們在10奈米FinFET製程與台積公司的合作開發,可使設計者達到加速產品上市時程的目標。」

台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「台積公司與新思科技藉由OIP的合作,促使雙方能繼續對共同客戶提供經認證之設計實作工具,及能充份應用在台積公司製程技術的高品質IP。」「透過DesignWare IP及Galaxy設計平台,新思科技將協助客戶達到設計目標並快速量產。」





投票數:   加入我的最愛
我來評論 - 新思介面IP方案與10nm FinFET設計架構...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首