新創EDA業者協助工程師克服訊號完整性挑戰

芯禾科技共同創辦人暨執行長凌峰表示，高速互連容易產生的反射、串擾、開關雜訊等訊號完整性問題，是會影響訊號傳輸品質並決定設計能否成功的關鍵；傳統設計方法往往無法實現較高的一次設計成功率，因此亟需EDA軟體提供可進行SI模擬輔助設計的方法，以克服上述挑戰。而芯禾的解決方案可提供快速、精確的模型產生與通道模擬，讓高速互連設計任務變得更輕鬆。

芯禾的高速SI解決方案包括S參數處理分析工具SnpExpert、3D通孔建模與模擬工具ViaExpert、高速通道分析工具ChannelExpert、封裝與系統級SI分析工具HERMES SI，以以及模擬專案統一管理系統JobQueue等，能針對不同的設計流程與產品設計需求，提供相對應的工具。

芯禾的高速SI解決方案

除了SI分析工具，芯禾也針對RF射頻晶片設計提供整合在Cadence Virtuoso平台上的工具組合，包括3D EM快速模擬工具IRIS、被動元件PDK抽取工具iModeler與PDK驗證工具iVerify；該工具集支援多核心分散式平行運算的核心求解，可降低EM模擬時間、提高設計效率。此外該公司在整合式被動元件(IPD)與系統級封裝(SiP)兩大技術領域，亦可提供相關設計解決方案。

凌峰指出，總部位於中國蘇州，並在上海和美國西雅圖設有辦公室的芯禾，核心團隊擁有豐富的EDA產業和IC設計領域經驗，目前總員工數約60人左右，為支援不斷成長的業務規模，將繼續延攬人才，預計在2016年員工數將突破100人；而由於台灣仍是許多廠商之核心設計團隊的根據地，該公司也期望能進一步擴展在台灣的市場版圖，為尋求克服高速互連設計挑戰的業者提供實用的解決方案。