Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

摩爾定律邁入「後CMOS」時代

上網時間: 2016年02月03日     打印版  Bookmark and Share  字型大小:  

關鍵字:摩爾定律  英特爾  CMOS  晶圓廠  ISSCC 

英特爾(Intel)負責晶圓廠業務的最高長官表示,摩爾定律(Moore’s Law)有很長的壽命,但如果採用純粹的CMOS製程技術就可能不是如此。

「如果我們能專注於降低每電晶體成本,摩爾定律的經濟學是合理的;」英特爾技術與製造事業群(technology and manufacturing group)總經理William Holt,在近日於美國舊金山舉行的年度固態電路會議(ISSCC)上對近3,000名與會者表示:「而超越CMOS,我們將看到所有東西的改變,甚至可能是電腦的架構。」

Holt婉拒分享他所說的「豐富多樣化」後CMOS (post-CMOS)技術,會有哪些獲得晶片製造商採用、或是何時採用;那些新技術包括自旋穿隧場效電晶體(span tunneling FET)、鐵電FET、自旋電子、新一代三五族材料…等等。但他聲明這些新技術不會出現在英特爾正在製作處理器圓形的10奈米製程。

在一般情況下,工程師們會儘可能延展CMOS技術的壽命;Holt表示,長期來看,晶片製造會是不同技術與傳統CMOS的混合:「我們將看到混合的操作模式…(晶圓的)某些部份採用CMOS技術,相同晶圓上的新元件則為不同的優勢最佳化。」

他對於將照亮接下來十年半導體產業發展路徑、顯然還需要龐大研究工作的技術提供正面看法:「我不能告訴你在那些(後CMOS)技術中,哪個排第一或是最棒,但是我們看到其中豐富的可能性…將在接下來幾年提供大量的機會,讓我們在打造零件所需的技術上取得重大進展;而挑戰在於釐清如何實現它們。」

到目前為止還有個大挑戰,是所有的後CMOS替代技術都有助於降低功耗,這是一個首要考量,但它們的執行速度顯然比起CMOS電路緩慢得多;Holt拿這個問題與一個世代以前工程師為了因應當時緊迫的功率需求、從雙極架構轉為新的複雜CMOS的狀況比較。

很多種類的後CMOS技術都能降低功耗,但也導致延遲
很多種類的後CMOS技術都能降低功耗,但也導致延遲
(來源:EE Times)

Holt表示,產業界需要專注於降低功耗與降低每個電晶體的成本;他重申英特爾已將22奈米與14奈米製程節點電晶體成本降低30%、稍優於業界水準的聲明,不過開發最近幾個新製程節點的成本增加幅度,由傳統的10%增加到了30%。

他指出:「現在預測7奈米節點的細節還太早,但我們可以說,我們在7奈米節點的每電晶體成本降低幅度,在歷史線的範圍內可能會更多──我們看到了一些降低成本的可行途徑。」

在專題演說之後,Holt澄清,對英特爾7奈米節點的預測,目前落到延續自傳統電晶體成本下降趨勢、到英特爾在22奈米與14奈米節點收穫的些微改善之間的範圍內:「不確定因素還很多,所以我們不知道我們會落在哪個點上。」

英特爾一直都沒有放棄希望,認為可能在7奈米製程量產開始後的某個時間點開始採用超紫外光(EUV)微影技術;EUV可能對7奈米製程的成本帶來顯著的影響,降低對多重圖形(multi-patterning)的需求。

此外Holt還指出英特爾10奈米製程將支援5個等級的電壓閾值,在既定節點內的最佳化點(optimization points)之多樣化,可能會隨著後CMOS技術的加入而提升。

Holt表示,英特爾的10奈米製程將支援五種電壓閾值,提供更多功率選項
Holt表示,英特爾的10奈米製程將支援五種電壓閾值,提供更多功率選項遲
(來源:EE Times)

編譯:Judith Cheng

(參考原文: Moore’s Law Goes Post-CMOS,by Rick Merritt)





投票數:   加入我的最愛
我來評論 - 摩爾定律邁入「後CMOS」時代
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首