聯華電子認證Cadence Virtuoso LDE Analyzer

益華電腦(Cadence Design Systems)宣佈Cadence Virtuoso佈局依賴效應(Layout-Dependent Effects，LDE)Analyzer分析方案通過聯華電子認證，支援其 28奈米HPC^U(High Performance Compact，高效能精簡型)製程技術。隨著全新UMC 28HPC^U LDE套件的推出，聯華電子顧客能夠利用Cadence解決方案來減輕客製/類比設計中的LDE，最多可將佈局後重複作業減少至一半，並將設計收斂速度加快最多四成。

聯華電子與Cadence的合作確保Virtuoso LDE Analyzer具備以下所有能力，且完全適用於28HPC^U參考流程：

1.LDE感知模擬：幫助設計人員僅憑部份佈局的LDE建立模擬網表，藉此及早偵測LDE影響，無需先使佈局通過電路佈局驗證(LVS)或甚至完全設置。

2.LDE電性限制：在無需完成佈局或執行模擬時，及早偵測因LDE造成的匹配不當。

3.佈局LDE分析：標出設計假設與實際佈局之間因LDE產生的顯著電晶體電氣特性差異。

4.影響力貢獻分佈：通報每一LDE對LDE分析中所發現每一違反項目的影響，幫助設計人員掌握變異的根本原因。

5.LDE 修正方針：產生並顯示可執行的佈局修改，降低LDE對電晶體電氣特性的影響。

使用UMC 28HPC^U LDE套件，顧客能夠及時採取行動，修正可能的設計問題。例如，設計人員可從部份佈局模擬LDE，將LDE對裝置效能的影響納入考量。並且也不需執行模擬就可檢查裝置電氣性質的一致性。此外還能夠在佈局期間設定 LDE電性匹配約束並執行單擊匹配檢查。最後，設計人員可及早執行根本原因分析，於差異造成模擬失敗前，搶先一步找出並解決差異。