Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Mentor Graphics硬體模擬平台Veloce升級OS3、添新Apps

上網時間: 2016年03月01日     打印版  Bookmark and Share  字型大小:  

關鍵字:Veloce  硬體模擬  應用程式  Mentor Graphics 

Mentor Graphics宣佈推出用於 Veloce硬體模擬平台的新型應用程式(Apps),包括Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath,可以解決複雜 SoC 和系統設計中的關鍵系統級驗證難題。

這些應用程式在升級的 Veloce OS3 作業系統上運行,而新的作業系統極大加快了設計編譯週期、閘級網表流程和波形產生時間(time to visibility)。相比以硬體為中心的策略,Veloce OS3 上的 Veloce Apps可以更快速地向更多工程師提供更豐富的功能。

Veloce Deterministic ICE 加入了 100% 電路偵錯可見性和錯誤可重複性,從而克服了內電路硬體模擬(ICE)環境的不可預知性,並可使用其他“基於虛擬的”使用模型;Veloce DFT 可提升下線之前的可測試性設計 (DFT) 驗證速度,從而最大程度地降低了災難性故障的風險,並極大減少了 DFT 電路插入後驗證設計的執行時間;而Veloce FastPath則在以更快速的模型執行速度驗證大型多時脈 SoC 設計時,最佳化硬體模擬性能。

這些新型 Veloce Apps已加入 Veloce Power、Veloce Enterprise Server 和其他應用程式中,擴大了可用於 Veloce 硬體模擬平台的軟體創新陣容。Mentor 將繼續擴充Veloce Apps庫,以引入新方式確保電路設計能如期完成並滿足其功能和性能規範。

Veloce OS 作業系統為 Veloce 平台增加了軟體可程式設計性和資源管理,使其更容易添加可提高硬體模擬加速器投資報酬(ROI)的全新使用模型。最新升級的Veloce OS3 涵蓋多項創新:

--整合全新的高性能計算平台,減少 50% 的編譯時間。

--更快速的閘級流程“隨插即用”,能接受平面或階層化的網表設計。此流程可減少編譯所需的記憶體量,從而提高性能。新的流程可以更加輕鬆地載入和驗證閘級設計,提高下線量產的可信度。

--結合了從執行時間到偵錯週期的軟體和硬體改進,實現了 200% 的更快波形可見性時間。

以上新型 Veloce 硬體模擬功能展示了當創新軟體在功能強大、符合要求的硬體和可擴展作業系統上運行時,相比以硬體為中心的策略,其如何更快地發現設計風險。硬體模擬技術已有四十年的發展歷史,在開拓主流市場後,Veloce 硬體模擬平台已成為硬體、軟體和系統驗證流程中的強大資源。





投票數:   加入我的最愛
我來評論 - Mentor Graphics硬體模擬平台Veloce升...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首